Interface Ssi (Bml-S1G0-S; Principe; Formats De Données - Balluff BML-S1G0-B7-M5E-0-S284 Serie Betriebsanleitung

BML-S1G0-B/S7_ _-M5E_-_0-(SA26-)S284
Système de mesure de déplacement à codage magnétique absolu
6
Interfaces
6.1 Interface SSI
(BML-S1G0-S...)
La sortie de données du BML doit être chargée
avec 120 Ω, sous peine de fausser les résultats
de mesure.
6.1.1

Principe

SSI signifie Synchronous Serial Interface et décrit une
interface numérique synchrone avec un câble différentiel
d'horloge et un câble différentiel de données.
Au premier front d'horloge (instant de déclenchement)
décroissant, le mot de données à émettre est
temporairement enregistré dans la tête de capteur.
L'émission des données a lieu au premier front d'horloge
croissant, cela signifie que la tête de capteur émet un bit par
le câble de données à chaque front d'horloge croissant. Ce
faisant, il est impératif de tenir compte des capacités des
différents câbles et des temporisations des pilotes t
commande lors de l'interrogation des bits de données.
La fréquence d'horloge f
CLK
câble (voir caractéristiques techniques, page 30). La
durée t , également appelée durée monoflop, démarre en
m
même temps que le dernier front d'horloge décroissant et
est émise avec le dernier front d'horloge croissant en tant
que niveau Low. Le câble de données reste au niveau Low
jusqu'à ce que la durée t
m
capteur est à nouveau prête à réceptionner la séquence
d'horloge suivante.
Instant de déclenchement
Clk
32 bits
SSI Data
32 bits
Instant de déclenchement
Clk
24, 25, 26 bits
SSI Data
24, 25, 26 bits
T
Clk
Clk
t
v
Data
Clk
Rafale de cadences
Data
Fig. 6-1 : Signaux pour interface SSI
16 français
dans la
v
max. dépend de la longueur du
soit écoulée. Ensuite, la tête de
Bit Bit Bit
E
zéro zéro zéro
t1
Bit
E MSB
zéro
t1
Données
t
v
T
A
6.1.2 Formats de données
Concernant l'émission de la position, la tête de capteur
possède les réglages d'usine suivants, qui sont
impossibles à changer ultérieurement :
– BML-S1G0-S... : 24, 25, 26, 32 bits, avec fréquence
d'horloge maximale f
32 bits, autrement 700 kHz.
Les bits mentionnés ci-dessus contiennent les bits
d'erreur et zéro.
– Code binaire ou code de Gray
– Croissante ou décroissante
Nombre Signification /
de bits Ordre des bits
selon clé
Erreur Bit
de type
zéro
32 1
26 1
25 1
24 1
Tab. 6-1 : Résolution SSI ; en cas de résolution plus faible, des
longueurs de mesure plus importantes sont possibles (voir
Tab. 9-1, page 29)
Si une position inférieure à la position initiale (chapitre 5.4)
est atteinte, une valeur de position négative (complément
de deux) est émise.
Fréquence d'échantillonnage max. = fréquence d'horloge
f /(nombre de bits + 3)
Clk
MSB LSB
t2
Données
t m
LSB
t2
T = 1/f
Clk Clk
T = 1/f
A A
n
t = 2 × T
m Clk
t = 150 ns
v
s'élevant à 1300 kHz pour
clk
Longueur de Fréquence
mesure max. d'horloge
[m] pour f
Position
clk
résolution de
1 µm
3 28 48 70 ... 1300
1 24 8 70 ... 700
1 23 4 70 ... 700
1 22 2 70 ... 700
t m
t t
t
t
t
Période d'horloge SSI, fréquence
d'horloge SSI
Période d'échantillonnage, fréquence
d'échantillonnage
Nombre de bits à transmettre (requiert
n+1 impulsions d'horloge)
Durée nécessaire à l'interface SSI
pour redevenir opérationnelle
Durée de temporisation de la
transmission (mesurée avec un câble
d'1 m)
(kHz)