12
Anhang
A CPU Exception
Ein CPU Exception-Fehler kündigt einen CPU-Fehler an, indem alle 3 Status-LEDs
gleichzeitig blinken. Es folgt ein Unterfehler, der durch ein- oder mehrfaches rotes blin-
ken der mittleren LED angezeigt wird. Die Anzahl des Blinkens kann gegebenenfalls bei
der Diagnose der Fehlerursache helfen. CPU Exception und Unterfehler werden wieder-
holend angezeigt.
Der Fehlermodus kann nur mit einem Geräteneustart (Reset) verlassen werden. Tritt
solch ein Fehler bei Ihnen auf, wenden Sie sich bitte an SIEB & MEYER.
CPU
blau bl.
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
aus
Tab. 15: CPU Exception-Fehler
Antriebssystem SD4S - Hardwarebeschreibung
STA
REG
rot bl.
blau bl.
Unterfehler: Usage Fault
1 ×
rot bl.
aus
2 ×
rot bl.
aus
3 ×
rot bl.
aus
4 ×
rot bl.
aus
5 ×
rot bl.
aus
6 ×
rot bl.
aus
Unterfehler: Bus Fault
7 ×
rot bl.
aus
8 ×
rot bl.
aus
9 ×
rot bl.
aus
10 ×
rot bl.
aus
11 ×
rot bl.
aus
12 ×
rot bl.
aus
Unterfehler: Memory Fault
13 ×
rot bl.
aus
14 ×
rot bl.
aus
15 ×
rot bl.
aus
16 ×
rot bl.
aus
CPU Exception
Gerätestatus/Betriebszustand
CPU Exception (ca. 2 Sekunden): Ankündigung ei-
nes CPU-Fehlers
Executed an SDIV or UDIV instruction with a divisor
of 0
Made an unaligned memory access.
Attempted an access to a coprocessor if the access
is denied or privileged only (configurable in CPACR).
Attempted an illegal load of EXC_RETURN to the
PC, as a result of an invalid context, or an invalid
EXC_RETURN value.
Attempted to execute an instruction that makes ille-
gal use of the EPSR.
Attempted to execute an undefined instruction.
Bus fault occurred during floating-point lazy state
preservation.
Stacking for an exception entry has caused bus
fault.
Unstack for an exception return has caused bus
fault.
Imprecise data bus error.
Precise data bus error.
Error on prefetching an instruction.
MemManage fault occurred during floating-point lazy
state preservation.
Stacking error caused by ARM MPU violation.
Unstacking error caused by ARM MPU violation.
The processor attempted a load or store at a protec-
ted (by ARM MPU) location.
103