Inhaltsverzeichnis
Werbung
30.6 SteadyClock
Die SteadyClock Technologie der HDSPe Serie garantiert exzellentes Verhalten in allen Clock-
Modi. Aufgrund der effizienten Jitterunterdrückung kann die HDSPe RayDAT jegliches Clock-
signal säubern, auffrischen, und als Referenzclock an den digitalen Ausgängen bereitstellen.
Üblicherweise besteht eine Clock-Sektion aus einer analogen PLL für externe Synchronisation,
und verschiedenen Quarzen für interne Synchronisation. SteadyClock benötigt nur noch einen
Quarz, dessen Frequenz ungleich der von Digital-Audio ist. Modernste Schaltungstechniken wie
Hi-Speed Digital Synthesizer, Digital-PLL, 100 MHz Abtastfrequenz und analoge Filterung er-
lauben es RME, eine vollkommen neu entwickelte Clock-Technologie kosten- und platzsparend
direkt im FPGA zu realisieren, deren Verhalten professionelle Wünsche befriedigt. Trotz ihrer
bemerkenswerten Merkmale ist SteadyClock vergleichsweise schnell. Es lockt sich in Sekun-
denbruchteilen auf das Eingangssignal, folgt auch schnellen Varipitch-Änderungen phasenge-
nau, und lockt sich direkt im Bereich 25 kHz bis 200 kHz.
SteadyClock wurde ursprünglich ent-
wickelt, um aus der sehr stark schwan-
kenden MADI-Clock, also dem Refe-
renzsignal
innerhalb
des
MADI-
Datenstromes, eine stabile und saube-
re Clock zurückzugewinnen. Die in
MADI enthaltene Referenz schwankt
wegen der zeitlichen Auflösung von
125 MHz mit rund 80 ns. Eine übliche
Clock hat dagegen weniger als 5 ns
Jitter, eine sehr gute sogar weniger als
2 ns.
Im nebenstehenden Bild ist oben das
mit 80 ns Jitter versehene MADI-
Eingangssignal zu sehen (gelb). Dank
SteadyClock wird daraus eine Clock
mit weniger als 2 ns Jitter (blau).
Auch die Eingangssignale der Ray-
DAT, ADAT, AES, SPDIF, Wordclock,
Video und LTC, profitieren von Steady-
Clock. Tatsächlich ist die Rückgewin-
nung eines Jitter-armen Clocksignales
aus LTC ohne eine Technik wie Stea-
dy-Clock unmöglich!
Im nebenstehenden Bild ist ein mit
circa 50 ns extrem verjittertes Wordc-
lock-Signal zu sehen (obere Linie,
gelb). Auch hier bewirkt SteadyClock
eine extreme Säuberung, die gefilterte
Clock weist weniger als 2 ns Jitter auf
(untere Linie, Blau).
Das gesäuberte und von Jitter befreite Signal kann bedenkenlos in jeglicher Applikation als
Referenz-Clock benutzt werden. Das von SteadyClock prozessierte Signal wird natürlich nicht
nur intern benutzt, sondern dient auch zur Taktung der digitalen Ausgänge.
Bedienungsanleitung HDSPe RayDAT © RME
77
Quicklinks ausblenden:
Werbung
Inhaltsverzeichnis
