Inhaltsverzeichnis
Werbung
10. Statusberichterstattung
Das in IEEE Std. 488.2 beschriebene Standard Status- und Fehlerberichtsmodell wurde für die
GPIB-Schnittstelle konzipiert und enthält einige Funktionen für den Einsatz mit den „Service-
Request" und „Parallel Poll" Hardware-Fähigkeiten dieser Schnittstelle sowie für den Halbduplex-
Betrieb. Obwohl diese Funktionen bei anderen Schnittstellen von geringem Nutzen sind, stellt
dieses Gerät den vollständigen Funktionssatz für alle Schnittstellen zur Verfügung. Für jede
Schnittstelleninstanz wird ein getrenntes Fehler- und Statusmodell geführt. Die GPIB-, USB- und
RS232-Schnittstellen bieten jeweils eine einzige Instanz, während die LAN-Schnittstelle drei
bietet: Zwei werden den beiden TCP-Socket Schnittstellen zugewiesen, eine weitere dem
Webseiten-Interface. Durch das getrennte Statusmodell für jede Schnittstelle wird sichergestellt,
dass Daten nicht verloren gehen, da viele Befehle (z. B. '*ESR?') den Inhalt eines Registers beim
Lesen löschen.
Der vollständige Satz von Fehler- und Statusregistern und die einzelnen Bits, die sie enthalten,
werden weiter unten im Statusmodelldiagramm dargestellt und im Detail beschrieben. Dabei
kommen vier Primärregister zum Einsatz: Input State Register, Input Trip Register, Standard
Event Status Register und Execution Error Register. Eine Zusammenfassung erscheint im Status
Byte Register mit Hilfe von drei Bitmasken- Registern: Input State Enable Register, Input Trip
Enable Register und Standard Event Status Enable Register. Zwei weitere Maskenregister, das
Service Request Enable Register und das Parallel Poll Response Enable Register steuern
jeweils die Funktion des GPIB-Hardware Service Request und des Parallel Poll (und der damit
verbundenen ist Meldung). Wenn das Gerät nicht über die GPIB-Schnittstelle angesteuert wird,
sollte das Controller-Programm einfach direkt die primären Statusregister auslesen.
Die gerätespezifischen Input State und Input Trip Register protokollieren Ereignisse, die sich auf
die elektrische Funktion der Last und ihre Wechselwirkung mit der zu testenden Quelle beziehen.
Das Standard Event Status Register, unterstützt vom Execution Error und Query Error Register,
protokolliert Ereignisse, die sich mit Befehlsverarbeitung und Ausführung beschäftigen sowie mit
der Befehlsabfolge. Sie werden vor allem bei der Software-Entwicklung eingesetzt, da ein
Produktionstestverfahren derartige Fehler nie generieren sollte.
10.1 Input State und Input Trip Register (ISR & ISE und ITR & ITE).
Diese beiden Register melden elektrischen Bedingungen, die während des Betriebs der Last
aufgetreten sind. Ihrer Natur nach sind sie allen Schnittstellen gemeinsam.
Das Input Trip Register berichtet Ereignisse, die zu einer unerwarteten Deaktivierung des
Lasteingangs geführt haben.
Das Input State Register meldet den gegenwärtigen Zustand der Leistungsstufe der Last in der
gleichen Weise wie die grünen und gelben LEDs auf der Gerätevorderseite und die Statuszeile
des Displays.
Jedes dieser Register hat ein Summen-Bit im Status Byte Register, mit einem zugeordneten
Freigabe-Register, um zu bestimmen, ob und welche Bits zu dieser Summe beitragen. Alle diese
Register sind Bit-Felder, wobei jedes Bit unabhängig ist (damit mehr als ein Bit gleichzeitig
gesetzt werden kann) mit folgender Bedeutung:
10.1.1.1 Input Trip Register (ITR)
Bit 7
Fehlerauslösung: Der Eingang wurde von einem Hardware-Fehlerdetektor deaktiviert.
Bits 6-3 Nicht belegt, immer 0.
Bit 2
Überstromschutz: Der Eingang wurde deaktiviert, weil der Strom über dem Soll-
Grenzwert liegt.
Bit 1
Überspannungsschutz: Der Eingang wurde deaktiviert, weil die angelegte Spannung
über dem Soll-Grenzwert liegt.
Bit 0
Nicht belegt, immer 0
38
Werbung
Inhaltsverzeichnis
