Herunterladen Inhalt Inhalt Diese Seite drucken

Mitsubishi Electric MELSEC QnA-Serie Programmieranleitung/Regelungsanweisungen Seite 92

Inhaltsverzeichnis

Werbung

PID-Regelung mit 2 Freiheitsgraden (2PID)
PID-Algorithmen bearbeiten
Die 2PID-Anweisung verwendet die folgenden Algorithmen:
Variable
BW (∆MV)
1
Kp: K × Verstärkung (P)
M
D
T
: Integralkonstante (I)
I
T
D
Die folgenden Fällen werden jedoch gesondert behandelt:
Bedingung
Differentialanteil (D) = 0, (T
oder
Betriebsart: MAN, LCM oder CMV
Integralanteil (I) = 0, (T
oder
Bei MVP > MH (MHA
Bei MVP < ML (MLA
1
Bei CPU-Modulen, deren Seriennummer mit den Ziffern „07032" oder höheren Werten beginnt, sind
in diesem Fall die Bits MHA2 bzw. MLA2 gesetzt.
Prüfung der Regelabweichung
Die Größe der Regelabweichung DV wird mit dem eingestellten Grenzwert DVL verglichen
und das Ergebnis als Alarm DVLA in der Variablen ALM und dem Bit BB1 angezeigt.
Bedingung
DVL < |DV|
(DVL – DVLS) < |DV| ≤ DVL
|DV| ≤ (DVL – DVLS)
1
Die Bits DVLA und BB1 werden nicht gesetzt, wenn die Bits DVLI oder ERRI in der Variablen INH
gesetzt und damit die Alarme gesperrt sind.
6 – 14
B
=
Bn
n
Vorwärts (PN = 1):
Cn
Rückwärts (PN = 0):
Vorwärts (PN = 1)
D
=
n
Dn
Rückwärts (PN = 0)
D
=
D
n
n 1
BW
=
Kp
: Verstärkung für den Differentialanteil (MTD)
: Differentialkonstante (D)
D
= 0)
I
= 0)
1
ist gesetzt) und
1
ist gesetzt) und
Formel
×
M
T
D
D
×
(
------------------------------------- -
B
+
DV
×
n 1
M
CT
+
T
D
D
Cn
=
PV
(
Cn
=
PV
×
M
T
D
D
×
(
D
+
------------------------------------- -
PV
×
n 1
M
CT
+
T
D
D
×
M
T
D
D
×
(
------------------------------------- -
+
PV
×
M
CT
+
T
D
D
×
(
1 α
)
×
(
)
DV
DV
n
n 1
(Die Vergangenheitswerte werden jedoch aktualisiert.)
CT
×
------- -
DV
>
0
n
TI
CT
×
------- -
DV
<
0
n
TI
Ergebnis
DVLA = BB1 = 1
DVLA = BB1 = Der letzte Zustand wird gehalten
DVLA = BB1 = 0
Regelungsanweisungen
1
CT
)
2DV
+
DV
----------------------------- -
n
n 1
n 2
PV
n
n 1
)
PV
n
n 1
CT
)
2PV
+
PV
----------------------------- -
n
n 1
n 2
CT
)
2PV
+
PV
----------------------------- -
n
n 1
n 2
CT
×
(
1 β
)
×
------- -
+
DV
+
B
+
n
n
T
I
Formel
Bn = 0, Dn = 0
CT
×
------- -
DV
=
0
n
TI
1
×
B
n 1
T
D
×
D
n 1
T
D
×
D
n 1
T
D
α
×
β
×
C
+
D
n
n
1

Werbung

Inhaltsverzeichnis
loading

Diese Anleitung auch für:

System qQ4arcpuQnphcpuQnprhcpu

Inhaltsverzeichnis