Herunterladen Inhalt Inhalt Diese Seite drucken

Mitsubishi Electric MELSEC QnA-Serie Programmieranleitung/Regelungsanweisungen Seite 114

Inhaltsverzeichnis

Werbung

I-PD-Regler (IPD)
I-PD-Regelung
Zur Berechnung des Ausgangswertes verwendet die IPD-Anweisung die folgenden For-
meln:
Variable
BW (∆MV)
1
Kp: K × Verstärkung (P)
M
D
T
: Integralkonstante (I)
I
T
D
Die folgenden Fälle werden gesondert behandelt:
Bedingung
Differentialanteil (D) = 0, (T
oder
Betriebsart: MAN, LCM oder CMV
Integralanteil (I) = 0, (T
oder
Bei MVP > MH (MHA
Bei MVP < ML (MLA
1
Bei CPU-Modulen, deren Seriennummer mit den Ziffern „07032" oder höheren Werten beginnt, sind
in diesem Fall die Bits MHA2 bzw. MLA2 gesetzt.
Prüfung der Regelabweichung
Die Größe der Regelabweichung DV wird mit dem eingestellten Grenzwert DVL verglichen
und das Ergebnis als Alarm DVLA in der Variablen ALM und dem Bit BB1 angezeigt.
Bedingung
DVL < |DV|
(DVL – DVLS) < |DV| ≤ DVL
|DV| ≤ (DVL – DVLS)
1
Die Bits DVLA und BB1 werden nicht gesetzt, wenn die Bits DVLI oder ERRI in der Variablen INH
gesetzt und damit die Alarme gesperrt sind.
Verhalten beim Anhalten der Regelung
Durch Setzen des Bits „SPA" in der Variablen ALM wird die Regelung gestoppt. Dabei
werden die folgenden Aktionen ausgeführt und die Ausführung der IPD-Anweisung beendet:
– Der Ausgang BW wird auf „0" gesetzt.
6 – 36
Vorwärts (PN = 1)
B
B
=
n
B
n
Rückwärts (PN = 0)
B
B
=
n
Vorwärts (PN = 1)
Rückwärts (PN = 0)
: Verstärkung für den Differentialanteil (MTD)
: Differentialkonstante (D)
= 0)
D
= 0)
I
1
ist gesetzt) und
1
ist gesetzt) und
Formel
×
M
T
D
D
×
(
------------------------------------- -
PV
+
×
n 1
M
CT
+
T
D
D
×
M
T
D
D
×
(
------------------------------------- -
PV
+
×
n 1
M
CT
+
T
D
D
CT
×
×
------- -
BW
=
Kp
DV
T
I
CT
×
×
BW
=
Kp
------- -
DV
T
I
(Die Vergangenheitswerte werden jedoch aktualisiert.)
CT
×
------- -
DV
>
0
n
TI
CT
×
------- -
DV
<
0
n
TI
Ergebnis
DVLA = BB1 = 1
DVLA = BB1 = Der letzte Zustand wird gehalten
DVLA = BB1 = 0
Regelungsanweisungen
1
CT
)
2PV
+
PV
----------------------------- -
n
n 1
n 2
CT
)
2PV
+
PV
----------------------------- -
n
n 1
n 2
(
)
+
PV
PV
+
B
n
n
n 1
n
(
)
PV
PV
+
B
n
n
n
1
n
Formel
n
B
= 0
CT
×
------- -
DV
=
0
n
TI
1
×
B
n 1
T
D
×
B
n 1
T
D
1

Werbung

Inhaltsverzeichnis
loading

Diese Anleitung auch für:

System qQ4arcpuQnphcpuQnprhcpu

Inhaltsverzeichnis