JÄGER ADwin-Pro II Systembeschreibung Seite 452

Pro II: SPI-Schnittstelle
P2_SPI_Master_Set_Clk_Wait
P2_SPI_Master_
Set_Clk_Wait
448
P2_SPI_Master_Set_Clk_Wait
Anzahl von Takten in das Taktsignal eines SPI-Masters ein.
Syntax
#Include ADwinPro_All.inc
P2_SPI_Master_Set_Clk_Wait
half_clk_wait
Parameter
Eingestellte Moduladresse (1...15).
module
Nummer (1, 2) des SPI-Masters.
channel
Anzahl (0...16) der Perioden im Taktsignal, nach denen
clocks
eine Wartezeit eingefügt wird.
Mit 0 werden die Wartezeiten deaktiviert.
Feld mit 5 Wartezeiten, angegeben in halben Perioden
h a l f _ c l k _
(1...16).
wait[]
Eine Wartezeit berechnet sich zu:
t_wait = 0,5 x half_clk_wait[n] / f_SPI
Bemerkungen
Die Periodenlänge ergibt sich aus der Taktfrequenz f_SPI, die mit
eingestellt wird.
Master_Config
Beachten Sie, dass eine Wartezeit mindestens eine halbe Periode lang ist.
Nach der letzten Periode des Taktsignals wird keine Wartezeit mehr eingefügt.
Wenn sich aus der SPI-Bitlänge und der Anzahl
mehr Wartezeiten in das Taktsignal eingefügt werden, wird die fünfte Wartezeit
aus dem Feld
half_clk_wait
Siehe auch
P2_SPI_Mode, P2_SPI_Config, P2_SPI_Master_Config,
fig
Gültig für
SPI-2-D Rev. E, SPI-2-T Rev. E
fügt mehrere Wartezeiten nach einer wählbaren
module channel
( ,
[])
clocks
entsprechend oft wiederholt.
ADwin-Pro II Software, Handbuch Apr. 2021
ADwin
clocks
, ,
LONG
LONG
LONG
ARRAY
LONG
P2_SPI_
ergibt, dass 6 oder
P2_SPI_Slave_Con-