Aventics AES Serie Systembeschreibung Seite 294

AVENTICS | Módulos E/S AES, análógicos | R412018147–BAL–001–AG
294
Estructura de los datos de los módulos E/S
6.3.6.6 Datos de proceso de las salidas con formato de datos "Complemento a dos de 13 bits"
Los valores se deben transferir a la izquierda, es decir, el valor de 12 bits se debe desplazar 3
posiciones hacia la izquierda antes de realizar la transferencia (multiplicación*8).
A los tres bits de menor valor se asignar un "0".
Tabla 49: Estructura de los datos de proceso de las salidas con formato de datos "Complemento a dos
de 13 bits" (2AI2AO2M12-AE)
Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2* Bit 1* Bit 0*
D12 D11 D10 D9
D.. : valor del bit (0/1)
Tabla 50: Rangos de valores de los datos de proceso de las salidas con formato de datos "Complemento a dos
de 13 bits" (2AI2AO2M12-AE)
Valor nominal del
Resolución
rango de medición
0–10 V 2,50 mV/bit
0–20 mA 5,00 μA/bit
±10 V 2,50 mV/bit
4–20 mA 4,00 μA/bit
D.. : valor del bit (0/1)
D8 D7 D6 D5 D4
*: Bit no ocupado; se le debe asignar el valor "0".
Valor
0 V
2,50 mV
10,0 V
10,2 V
> 10,2 V
0 mA
5,00 μA
20,0 mA
20,4 mA
> 20,4 mA
0 V
2,50 mV
10,0 V
10,2 V
> 10,2 V
-2,50 mV
-10,0 V
-10,2 V
< -10,2 V
4 mA
4,004 mA
20 mA
20,32 mA
> 20,32 mA
D3 D2 D1 D0 0
Ejemplo
D0–D12 D0–D12
decimal hexadecimal
0
1
4000
4080
4095
0
1
4000
4080
4095
0
1
4000
4080
4095
-1 1FFF
-4000 1060
-4080 1010
-4096 1000
0 0000
1 0001
4000
4080
4095
0 0
000
001
FA0
FF0
FFF
000
001
FA0
FF0
FFF
000
001
FA0
FF0
FFF
FA0
FF0
FFF