Aventics AES Serie Systembeschreibung Seite 167

AVENTICS | Modules E/S AES, analogiques | R412018147–BAL–001–AG
6.3.6.6 Données de processus des sorties pour le format de données « complément à deux
13 bits »
Les valeurs doivent être transmises en alignement à gauche, c'est-à-dire que la valeur 12 bits doit
être déplacée de 3 places vers la gauche avant la transmission (multiplication × 8).
Les trois bits les moins signifiants doivent être remplis avec « 0 ».
Tableau 49 :Structure des données de processus des sorties pour le format de données « complément à deux
13 bits » (2AI2AO2M12-AE)
Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2* Bit 1* Bit 0*
D12 D11 D10 D9
D.. : valeur du bit (0/1) * : un bit non affecté doit être mis sur la valeur « 0 »
Tableau 50 :Plages de valeurs des données de processus des sorties pour le format de données « complément
à deux 13 bits » (2AI2AO2M12-AE)
Valeur nominale de la
Résolution
plage de mesure
0...10 V 2,50 mV/Bit
0...20 mA 5,00 μA/Bit
±10 V 2,50 mV/Bit
4...20 mA 4,00 μA/Bit
D.. : valeur du bit (0/1)
Structure des données des modules E/S
D8 D7 D6 D5 D4
Valeur
0 V
2,50 mV
10,0 V
10,2 V
> 10,2 V
0 mA
5,00 μA
20,0 mA
20,4 mA
> 20,4 mA
0 V
2,50 mV
10,0 V
10,2 V
> 10,2 V
-2,50 mV
-10,0 V
-10,2 V
< -10,2 V
4 mA
4,004 mA
20 mA
20,32 mA
> 20,32 mA
D3 D2 D1 D0 0
Exemple
D0–D12 D0–D12
Décimal Hexadécimal
0 000
1 001
4000 FA0
4080 FF0
4095 FFF
0 000
1 001
4000 FA0
4080 FF0
4095 FFF
0 000
1 001
4000 FA0
4080 FF0
4095 FFF
-1 1FFF
-4000 1060
-4080 1010
-4096 1000
0 0000
1 0001
4000 FA0
4080 FF0
4095 FFF
167
0 0