Aventics AES Serie Systembeschreibung Seite 223

AVENTICS | Moduli I/O AES, analogici | R412018147–BAL–001–AG
6.3.4.4 Dati di processo degli ingressi con formato dati "8 bit diretto"
Tabella 34: Struttura dei dati di processo degli ingressi con formato dati "8 bit diretto" (4AI4M12-E)
Bit 7 Bit 6 Bit 5
D7 D6
D: valore del bit (0/1)
1)
Questa modalità può essere utilizzata solo con le impostazioni 0...10 V o 0...20 mA.
Tabella 35: Intervalli valori dei dati di processo con formato dati "8 bit diretto" (4AI4M12-E)
Valore nominale del
Risoluzione
campo di misura
...
0 12,75 V 50 mV / bit
...
0 25,50 mA 100 μA / bit
D.. : valore del bit (0/1)
Bit 4 Bit 3
D5 D4 D3
Valore
0,0 V
0,05 V
10,0 V
12,75 V
> 12,75 V
0,0 mA
0,1 mA
20,0 mA
25,5 mA
> 25,5 mA
223
Struttura dati dei moduli I/O
1)
Bit 2 Bit 1 Bit 0
D2 D1 D0
Esempio
D0–D7 D0–D7
Decimale Esadecimale
0 00
1 01
200 C8
255 FF
255 FF
0 00
1 01
200 C8
255 FF
255 FF