Aventics AES Serie Systembeschreibung Seite 221

AVENTICS | Moduli I/O AES, analogici | R412018147–BAL–001–AG
6.3.4.2 Dati di processo degli ingressi con formato dati "8 bit"
Tabella 30: Struttura dei dati di processo degli ingressi con formato dati "8 bit diretto" (4AI4M12-E)
Bit 7 Bit 6 Bit 5
D7 D6
D: valore del bit (0/1)
Tabella 31: Intervalli valori dei dati di processo con formato dati "8 bit con segno algebrico" (4AI4M12-E)
Valore nominale del
Risoluzione
campo di misura
0...10 V 40 mV / bit
2...10 V 32 mV / bit
...
0 20 mA 80 μA / bit
...
4 20 mA 64 μA / bit
D.. : valore del bit (0/1)
1)
In questa modalità non è possibile controllare la rottura del filo (vedere "6.2 Dati di diagnosi" a pagina 212).
La conversione al valore decimale 1000 nel PLC si ottiene eseguendo 2 x shift a sinistra.
Bit 4 Bit 3
D5 D4 D3
Valore
0,0 V
0,04 V
10,0 V
10,2 V
> 10,2 V
2,0 V
2,032 V
10,0 V
10,16 V
> 10,16 V
0,0 mA
0,08 mA
20,0 mA
20,4 mA
> 20,4 mA
4,0 mA
4,064 mA
20,0 mA
20,32 mA
> 20,32 mA
221
Struttura dati dei moduli I/O
Bit 2 Bit 1 Bit 0
D2 D1 D0
Esempio
D0–D7 D0–D7
Decimale Esadecimale
0 00
1 01
250 FA
255 FF
255 FF
1) 1)
0 00
1 01
250 FA
255 FF
255 FF
0 00
1 01
250 FA
255 FF
255 FF
1) 1)
0 00
1 01
250 FA
255 FF
255 FF