AGFA d-lab.3 Technische Dokumentation Seite 268

Reparatur
FPGA
Nach Anlegen der Versorgungsspannung an das
FPGA (Field Programmable Gate Array) muß seine
Funktion geladen werden. Dies erfolgt durch den
Microcontroller (µC), wodurch Updates beim Kunden
möglich sind.
Das FPGA stellt die zentrale Verarbeitungseinheit für
die Datenpipeline dar. In ihm sind Ablaufsteuerung,
Pixelverarbeitung, Fehlerkorrekturen, Servicemodi,
Kommunikation mit dem µC implementiert. Die
Kommunikation des µC mit den Modulen erfolgt über
einen 13 Bit breiten, internen Datenbus. Adress-,
Daten- und Steuersignale vom µC erfolgen im
Muttertakt (60,9 MHz) .
FPGA-Module:
1. Adressdecoder
Decodiert die einsynchronisierten Controller-
adressen und generiert Selectsignale für die
einzelnen Module.
2. Adressgenerator
Minimiert die Signalleitungen zum µC (7 statt
18 Adreßleitungen). Bei Adressierung eines
bestimmten Feldes ist der Generator aktiv. Es
werden die Adressen für die externen LUT rot,
grün, blau und die internen RAM und ROM
gebildet. Der µC hat für jede Speicherbank nur eine
Adresse. Um die Speicherzellen der Anzahl n einer
Bank anzusprechen muß der µC n-mal auf die
Bankadresse zugreifen, z.B. beim Lesen oder
Schreiben einer LUT-Seite einer Farbe 2
jedem Rechnerzugriff wird die Adresse um
1 inkrementiert.
Vor einem anderen Speicherbankzugriff muß der
interne Adresszähler durch ein Kommando
gelöscht werden.
3. Bilderkenner
Speichert die niederwertigsten 8 Bit des ersten
Pixels jedes Bildes in einem internen Register,
welches vom µC während der Zeit bis zur nächsten
Bildausgabe gelesen werden kann, und das eine
Bildnummer zwischen 1 und 99 enthält.
AGFA d-lab.3
18
Mal. Mit
2001-01-02 /PN 9009
Printer
6.3.17