Werbung
RE.316*4 1KHA000835-UDE
BIT_VTSUP2_1
P_VTSUP_BLKDEL
INP3A15
12000
P_I0_VTSUP
INP30C3
P_I2_VTSUP
INP30C5
P_VTSUP_DEBDEL
INP3A16
Bild 4.12
4.2.1.4.
Reserve-Überstromschutz UMZres
Ein unabhängig verzögerter Überstromschutz übernimmt die Reserve-
schutzfunktion innerhalb des Distanzschutzes. Ein Anlaufsignal 'Anreg
UMZres' wird auf logisch '1' gesetzt, falls mindestens einer der
3 Eingangsströme I
'I UMZres' übersteigt. Nach einer einzustellenden Zeitverzögerung
wird das Auslösesignal 'Aus UMZres' auf logisch '1' gesetzt und der
Systemlogik zugeführt.
Die Blockiersignale des Distanzschutzes, der Unterimpedanzanregung ,
der Pendelsperre und der Spannungswandler-Überwachung werden
vom Reserve-Überstromschutz ignoriert.
Die von der Distanzanregung unabhängige Überstromfunktion erlaubt
tiefere Einstellungen, da keine Phasenwahl erforderlich ist.
4.2.1.5.
Systemlogik
4.2.1.5.1.
Aufbau der Systemlogik
Die Systemlogik verarbeitet die binären Eingangssignale vom Prozess
(Optokopplereingänge) und alle Binärsignale der Distanzschutzfunk-
tion.
Die Programmierung der Systemlogik erfolgte mittels FUPLA (Funktions-
planprogrammierung) und unterteilt sich in sog. Segmente, die mit ho-
her Priorität abgearbeitet werden, im Gegensatz zur z.B. Wieder-
einschaltung, die mit niedriger Priorität abgearbeitet wird.
Weil die Logikschemata englische Abkürzungen enthalten, wurden aus
Übersichtsgründen die englischen Wörter der Logik in eckige Klammern
gesetzt.
1
TON
I
2
T
TOFF
Q
I
1000
T
4
Q
>=1
5
o >=1
Segment VTSUP3
, I
, und I
R
S
3
&
o
6
&
>=1
den Wert des Einstellparameters
T
ABB Schweiz AG
P_VTFAIL_DLY
7
OUT30B5
P_VTFAIL
OUT3091
4-25
Werbung
