Pepperl+Fuchs ICE11-8IOL-G60L-V1D Handbuch Seite 237

ICE11-8IOL-G60L-V1D
Störungsbeseitigung
General Diagnostics
Bit
Byte 0
Byte 1
Tabelle 13.10
Sensor Diagnostics
Bit
Byte 0
Byte 1
Tabelle 13.11
• X1 ... X8: Sensor-Kurzschluss an Port X1 ... X8
Überlast/Kurzschluss der digitalen Ausgänge
Im Falle einer Überlastung oder eines Kurzschlusses eines Ausgangskanals werden folgende
kanalspezifische Diagramme im producing data image erzeugt:
General Diagnostics
Bit
Byte 0
Byte 1
Tabelle 13.12
Actuator/U
Bit
Byte 0
Byte 1
Tabelle 13.13
• 1 ... 16: Actuator/U
Die Ermittlung eines Kanalfehlers erfolgt durch einen Vergleich zwischen dem von einer Steue-
rung gesetzten Sollwert und dem physikalischen Wert eines Ausgangskanals.
Bei der Aktivierung eines Ausgangskanals durch eine steigende Flanke des Kanalzustands
erfolgt die Filterung der Kanalfehler für die Dauer, die über den Parameter "Surveillance
Timeout" bei der Konfiguration des Geräts festgelegt wurde. Der Wert dieses Parameters
umfasst einen Bereich von 0 bis 255 ms, die Werkseinstellung ist 80 ms.
Der Filter dient zur Vermeidung von vorzeitigen Fehlermeldungen bei Einschalten einer kapazi-
tiven Last oder Ausschalten einer induktiven Last sowie anderer Spannungsspitzen während
einer Statusänderung.
Im statischen Zustand des Ausgangskanals, während dieser also dauerhaft eingeschaltet ist,
beträgt die Filterzeit zwischen Fehlererkennung und Diagnose typischerweise 5 ms.
IO-Link COM-Fehler
Wird ein IO-Link-Device im COM-Mode abgezogen, ein falsches IO-Link-Device gesteckt oder
tritt ein elektrischer Fehler an der C/Q
gende Diagnose im producing data image erzeugt:
Bit 7 Bit 6
IME FME
0 0
General Bit
Bit 7 Bit 6
X8 X7
0 0
Port Number
Bit 7 Bit 6
IME FME
0 0
General Bit
Diagnostics
AUX
Bit 7 Bit 6
8 7
16 15
Channel Number (fix)
/U -Kanalfehler an Kanal 1 .. 16
L AUX
Bit 5 Bit 4 Bit 3
DTO DTU SCA
0 0 IDN
Bit 5 Bit 4 Bit 3
rX6 X5 X4
0 0 0
Bit 5 Bit 4 Bit 3
DTO DTU SCA
0 0 IDN
Bit 5 Bit 4 Bit 3
6 5 4
14 13 12
c
-Leitung z. B. durch einen Kurzschluss auf, wird fol-
Bit 2 Bit 1 Bit 0
SCS LVA LVS
IDW IDE IVE
Bit 2 Bit 1 Bit 0
X3 X2 X1
0 0 0
Bit 2 Bit 1 Bit 0
SCS LVA LVS
IDW IDE IVE
Bit 2 Bit 1 Bit 0
3 2 1
11 10 9
237