Lenze 8400 HighLine C Referenzhandbuch Seite 1355

17 Funktionsbibliothek
17.1 Funktionsbausteine | L_DFlipFlop_2
_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _
Wenn der Eingang bClr = TRUE ist:
• Wegen der Priorität bClr > bClk, bD kann das Ausgangssignal bOut jederzeit durch das Eingangs-
signal bClr = TRUE auf den Zustand FALSE gesetzt werden.
• Das Ausgangssignal wird unhabhängig von den übrigen Eingangssignalen in diesem Zustand
gehalten.
17.1.71 L_DFlipFlop_2
Dieser FB speichert taktgesteuert binäre Signale (D-FlipFlop).
Eingänge
Bezeichner
bD
bClk
bClr
Ausgänge
Bezeichner
bOut
bNegOut

Ausführliche Funktionsbeschreibung siehe L_DFlipFlop_1.
Lenze · 8400 HighLine · Referenzhandbuch · DMS 13.1 DE · 02/2018 · TD23
Info/Einstellmöglichkeiten
Datentyp
Daten-Eingang
BOOL
Clock-Eingang
• Es werden nur FALSE-TRUE-Flanken ausgewertet
BOOL
Rücksetz-Eingang
BOOL
TRUE • Der Ausgang bOut wird auf FALSE gesetzt.
• Der Augang bNegOut wird auf TRUE gesetzt.
Wert/Bedeutung
Datentyp
Ausgangssignal
BOOL
Ausgangssignal, invertiert
BOOL
1355