Inhaltsverzeichnis
Werbung
13
Systembausteine
DFOUT_IO_DigitalFrequency (Knotennummer 22)
Inputs_DFOUT / Outputs_DFOUT
Phasenversetzte Signalfolge
A
A
B
B
Z
Z
Rechtslauf
Das Ausgangsignal entspricht der Nachricht eines Inkrementalgebers:
ƒ
– Es werden die Spur A, Spur B und ggf. die Nullspur sowie die zugehörigen
Inversspuren mit um 90° versetzten Spuren ausgegeben.
– Die Pegel sind TTL−kompatibel.
Die Nullspurausgabe erfolgt entsprechend der eingestellten Funktion in C0540.
ƒ
)
Hinweis!
Der Leitfrequenzausgang X8 hat systembedingt eine Verzögerungszeit:
ƒ
Beispiel:
Wird DFOUT_nOut_v in einer "10 ms Task" beschrieben, hat das Signal an X8
eine Delayzeit T
350
Spur
T
= Task−Zykluszeit (Prozessabbildzyklus) − 1 ms
d
von 9 ms (10 ms − 1 ms)
d
l
Rechtslauf
A
Bei positiven Eingangswerten
eilt Spur A um 90° vor.
B
˘
Linkslauf
Bei negativen Eingangswer-
ten eilt Spur A um 90° nach.
˘
EDBCSXA064 DE 3.2
Werbung
Inhaltsverzeichnis
Fehlerbehebung
