54
5.10 Technische Daten der APCI-8001
Achsen:
Achsprozessor:
Arbeitsspeicher:
Bus:
MHz
Adressierung:
Gebereingänge:
Impulspegel:
Inkremental-
Geberauswertung:
SSI-Geberauswertung:
Geberversorgung:
Sollwertausgänge für
Servo-Leistungsendstufen:
Sollwertausgänge für
Schrittmotor-Endstufen:
Digitale Eingänge:
Digitale Ausgänge:
Sicherheits-Funktionen:
1, 2, oder 3. Erweiterung auf bis zu 8 Achsen mit Optionsprint
OPMF-3001
Gemischter Betrieb von Servo- oder Schrittmotoren möglich
RISC, MIPS R5K-Familie
Taktfrequenz: 150 MHz (250 MHz Option), Wortbreite: 64 Bit
Spitzen-Instruktionsrate: 325 Dhrystone 2.1 Mips und 500 MFlops
APCI-8001: 16 MB SDRAM
1 MByte Option
8 kB FLASH für Hardware-Systemparameter
PCI Universal, Wortbreite: 32 Bit, Busfrequenz: 33MHz oder 66
PCI Plug & Play belegt werden ca. 80 MB physischer Adress-
Speicher (kein PC-Arbeitsspeicher!)
Richtungsdiskriminator für Inkrementalgeber mit 2 um 90°
phasenverschobenen Impulsspuren und Nullimpuls, wahlweise
deren invertierte Impulsspuren (6 Kanäle)
SSI-Absolutwertgeber
5 V RS422 bzw. TTL
4 fach, 32 Bit mit Vorzeichen, 2.0 MHz (8 MHz nach
Vervierfachung)
1..32 Bit, Gray-/Binär-Codes, variable Frequenz 30 kHz .. 10 MHz
externe Hilfsspannung je nach Gebertyp (5..30 V)
16-Bit-DA-Wandler, +/-10 V, 5 mA, potentialfrei
RS422-Puls- und Richtungssignale und deren invertierte
Impulsfolgen, Ausgangsstrom typisch: -60 mA (max. -150 mA)
Impulsfrequenz: max. 10 MHz
16 Eingänge optisch entkoppelt 18..36 V, Eingangsstrom bei 24 V
ca. 8 mA. Funktionsweise frei programmierbar
Low Pegel: 0..10 V – High Pegel: 16..30 V
8 Ausgänge optisch entkoppelt, Ausgangstyp: PNP 24 V,
500 mA (interne Strombegrenzung bei 1 A)
Funktionsweise frei programmierbar,
Sollzustand nach Reset programmierbar;
Relaisausgänge max 60 V/100 mA
Watchdog-Schaltung, Power-On-Reset,
leistungsfähiges CPU-Exceptionmodell
IHB / I
NBETRIEBNAHME
-H
ANDBUCH