Signalverarbeitung - Sharp Rx-P1H Technisches Handbuch

O
6. SIGNALVERARBEITUNG
(COR IC101 : LR3823B)
6-1. Uberblick
Dieser LSI dient zur Verarbeitung des digitalen Signals von
R-DAT und wird in Verbindung mit SYS 1C102 (LR3822A)
verwendet. Seine Hauptfunktionen sind C1.C2
Paritatserzeugung im Aufnahme-Modus, Datenfehlererkennung
und Korrektur entsprechend C1.C2-Paritat im
Wiedergabe-Modus, Demodulation des Wiedergabesignals,
Codierung des digitalen I/O-Signals und Decodierung.
Merkmale
¢ Mikroprogrammierungs-ECC, der 8-Bit Garois Gruppenverar-
beitung durchftihrt
¢ Erzeugung von C1 = 4-Paritat, C2 = 6-Paritat, Subcode = 4-
Paritat im Aufnahme-Modus
¢ Doppelte Korrektur mit C1 (einschlieBlich Subcode), doppelte
Korrektur mit C2 im Wiedergabe-Modus, flinffache Léschkor-
rektur
¢ Ejingebautes Digital-Interface (anpaBbar an 1EC-Format und
SCMS-System)
¢ 8-Bit-Bus Mikrocomputer-Interface kompatibel mit SYS
* Eingebaute Pegelanzeige-Spitzenwertspeicherschaltung,
Ausgabe an Mikrocomputer-Bus
¢ Eingebauter Blockfehlerratenzahler, Ausgabe an Mikrocom-
puter-Bus
*« CMOS, 5 V UM-1 Stromversorgung, 96-Pin Flachgehause
RX-P1H
©
6. TRAITEMENT DES SIGNAUX
(COR IC101 : LR3823B)
6-1. Généralités
Ce circuit intégré a grande échelle est concu pour traiter les
signaux numériques de R-DAT et est utilisé en combinaison avec
le circuit SYS 1C102 (LR3822A). Ses fonctions principales sont
la génération de parité C1.C2 en mode d'enregistrement, la
détection d'erreur de données et la correction selon la parité
C1.C2 en mode de lecture, la démodulation des signaux de
lecture, le codage des signaux d'entrée/sortie numériques et le
décodage.
Caractéristiques
* ECC du type microprogrammation qui exécute le traitement
de groupes Galois de 8 bits
¢ Génération de parité C1=4, de parité C2=6 et de parité sous-
code=4 en mode d'enregistrement
¢ Double correction avec C1 (y compris les sous-codes), double
correction avec C2 en mode de lecture, correction quintuple
d'effacement
¢ Systeme a interface numérique incorporée (s'adaptant au for-
mat CEI et au SCMS)
* Interface de microprocesseur a bus de 8 bits, compatible avec
SYS.
* Incorporation d'un circuit de maintien de créte d'indicateur de
niveau, sortie vers le bus de microprocesseur
* Incorporation d'un compteur de taux d'erreur de bloc, sortie
vers le bus de microprocesseur
* CMOS, alimentation 5 V UM-1, package plat a 96 broches
=372