ERBE ICC 200 Serviceanleitung Seite 141

CPU-Platine
Steckplatz J1
Auf der Leiterplatte befinden sich folgende Funktionen:
• die CPU mit RAM und EPROM
• der Taktgenerator
• die Überwachung der Spannungsversorgung
• die digitalen Ein- und Ausgaben über Parallel Input/Output Bausteine (PIO)
• analogeingänge über einen A/D-Wandler
• die Chipselect-Generierung
• die Sicherheitslogik zur Kontrolle der Aktivierungssignale.
Als zentrale Recheneinheit (CPU) wird der CMOS Mikroprozessor Z84 C00 verwendet (IC1) zusammen mit
dem EPROM 27 C 512 als Programmspeicher (IC3) und dem batteriegepufferten RAM 5864 als Arbeits- und
Konstantenspeicher (IC2)
Der Takt zum Betrieb des Rechners wird in dem Quarztaktgenerator IC16 erzeugt und anschließend in den
beiden D-Flipflops IC13 zu einem frequenzhalbierten und gegenphasigen Clock verarbeitet.
Bei einem Zusammenbruch der Versorgungsspannung müssen die aktuellen Daten des Rechners noch „geret-
tet" und im batteriegepufferten RAM gesichert werden. Alle diese Aufgaben werden von dem
Supervisor-Schaltkreis IC10 (MAX 691) unterstützt.
Die Überwachung der Versorgungsspannung erfolgt über den Widerstandsspannungsteiler R3, R4 und Ein-
gang „Powerfail" (Pin 9, IC10). Die Daten werden durch eine 3-Volt-Lithium-Batterie BT1 gepuffert, die an
Pin 1 des IC10 angeschlossen ist. Der Schaltkreis überwacht auch die Spannung dieser Pufferbatterie. Beim
Einschalten besorgt der Schaltkreis ein Rücksetzen (reset) des Rechnersystems auf einen definierten Anfangs-
zustand und besorgt die Überwachung und Funktionsfähigkeit durch eine eingebaute „watchdog-Schaltung".
Zusätzlich wird die +5-Volt-Versorgungsspannung noch in einer separaten Schaltung über Widerstand R9,
Diode D1, Pufferkondensator C13 und Widerstand R7 über die PIO IC6, Pin 27 überwacht.
Die digitalen Ein- und Ausgaben des Rechners werden von den Parallel Input/Output-Schaltkreisen (PIOs,
IC4 bis IC7) erledigt. Ein- und Ausgangsports werden vom Programm definiert und geschaltet.
Analoge Größen, die vom Prozessor verarbeitet werden, gelangen über die Pegelanpassung (Widerstands-
netzwerk RN1, Widerstände R15 bis R18) und gleichzeitigen Tiefpaß (Kondensatoren C16 bis C19) auf den
4-Kanal Analog-Digital-Wandler IC14, von wo aus die Daten dem Prozessor zur Verfügung stehen.
Da alle Daten des Systems gemeinsam am Datenbus anliegen, muß das System die Zielbausteine, für welchen
die Daten gelten, ansprechen können. Dies geschieht in einem Prozessorsystem mittels der Chipselect Leitun-
gen, über die Mithilfe der »Auswahlsignale« ganz bestimmte Bausteine angesprochen werden können.
Die Chipselect-Signale werden im Decoder IC9 aus den Adressen A3, A4 und A5 gebildet. Je nach Adresse
wird jeweils nur eine Ausgangsleitung auf logisch low geschaltet.
Alle Signale der verschiedenen Fingerschalter und Fußschalter werden in einer Sicherheitslogik zusammen-
gefaßt und überprüft, ob sich keine unzulässigen Überschneidungen oder unzulässigen Zustände ergeben.
Werden keine unzulässigen Überschneidungen festgestellt, generiert die Sicherheitslogik ein Signal, das die
daraus weitergegebenen Daten als sicher kennzeichnet. Diese Logik wird vom programmierbaren Controller
IC17 übernommen.
3 SCHALTUNGBESCHREIBUNG 141
/ 264