Reaktionszeitparameter Für Die Digitalen Ausgänge Des F-Di 4/F-Dq 2; Zulässige Mindestausschaltzeit Für Die Digitalausgänge Des Fehlersicheren Moduls F-Di 4/F-Dq - Siemens SIMATIC ET 200AL Handbuch

B.3 Reaktionszeitparameter für die digitalen Ausgänge des F-DI 4/F-
DQ 2
Maximale Reaktionszeit der digitalen Ausgänge des fehlersicheren Moduls F-DI 4/F-DQ 2
T
WCDT_q
T
OFDT_q
Wenn der Dunkeltest deaktiviert ist, wird ein Kanalfehler möglicherweise erst erkannt, wenn
der Prozesswert am entsprechenden Ausgang von "1" auf "0" wechselt. Ist der Dunkeltest
deaktiviert und der Prozesswert für einen bestimmten Kanal ist "1", werden die jeweiligen
Ausgangsschalter durch die Sicherheitsmaßnahmen nicht angesteuert.
Dabei bedeutet:
T Interne Zykluszeit des fehlersicheren Moduls
cycle
T Einzelfehlerverzögerungszeit: Maximale Reaktionszeit der digitalen Ausgänge des fehlersicheren Moduls
OFDT_q
zum Ausschalten eines Ausgangs nach Erkennung eines Kanal- oder Modulfehlers.
T Konfigurierte "Maximale Rücklesezeit" für den Kanal.
rb
T Konfigurierte "Maximale Rücklesezeit Einschalttest" für den Kanal.
rb_swon
T Verzögerungszeit im ungünstigsten Fall: Maximale Reaktionszeit des digitalen Ausgangs DC des
WCDT_q
fehlersicheren Moduls ab dem Empfang eines Sicherheitstelegramms vom Sicherheitsprogramm in der
fehlersicheren CPU bis zum Signalübergang am digitalen Ausgang.
Die Laufzeit "2 x T
direkt nach dem Beginn eines Zyklus ausgegeben wird. Die digitalen Ausgänge des
fehlersicheren Moduls verarbeiten die geänderte Ausgangsabfrage und senden die neuen
Daten im nächsten Zyklus an die Ausgangsschalter.
Nachdem die digitalen Ausgänge des fehlersicheren Moduls den Änderungsbefehl an den
Ausgangsschalter ausgegeben haben, kann es sein, dass die Istspannung für die Last erst
anliegt, wenn die konfigurierte Rücklesezeit abgelaufen ist. Wird gerade ein Bitmustertest
durchgeführt, kann ein neuer Prozesswert erst an die Schalter ausgegeben werden, wenn die
geltende Rücklesezeit abgelaufen ist.
Zulässige Mindestausschaltzeit für die Digitalausgänge des fehlersicheren Moduls F-DI 4/F-DQ 2
Die digitalen Ausgänge des fehlersicheren Moduls wollen jeden EIN-AUS-Übergang vor dem
Empfang eines neuen Befehls für AUS-EIN-Übergang abschließen und bestätigen. Ein
Prozesswert "0", der für weniger als T
führen.
Digitales Peripheriemodul F-DI 4+F-DQ 2x24VDC/2A, 4xM12 (6ES7146-5FF00-0BA0)
Gerätehandbuch, V1.0, 05/2021, A5E51082354-AA
B.3 Reaktionszeitparameter für die digitalen Ausgänge des F-DI 4/F-DQ 2
= T + MAX (T , T
rb rb rb_swon
= T
WCDT_q
" ermöglicht, dass ein neuer Prozesswert von der fehlersicheren CPU
cycle
) + 2 x T
cycle
anliegt, kann zu einer Passivierung des Kanals
WCDT_q
Reaktionszeiten
87