Reaktionszeiten
B.2 Ansprechzeitparameter für die Digitaleingänge des F-DI 4/F-DQ 2
T
WCDT_i
T
OFDT_i
1oo2-Auswertung:
T
WCDT_i
T
OFDT_i
Dabei bedeutet:
T
Interne Zykluszeit des fehlersicheren Moduls
cycle
T
Diskrepanzzeit:
dis
•
Konfigurierte "Diskrepanzzeit" für 1oo2-Kanäle bei Wechsel von "0" nach "1"
•
Konfigurierte "Diskrepanzzeit" für 1oo2-Kanäle bei Wechsel von "1" nach "0", für die als
Diskrepanzverhalten die Option "Letzten gültigen Wert bereitstellen" konfiguriert ist
•
"0" für 1oo2-Kanäle bei Wechsel von "1" nach "0", für die als Diskrepanzverhalten die Option "Wert 0
bereitstellen" konfiguriert ist
Berücksichtigen Sie bei der Verzögerung des externen Sensors die erwartete Diskrepanzzeit zwischen
Ihren Sensoreingängen. Die konfigurierte T
Eingänge des fehlersicheren Moduls zur Passivierung des Kanals aufgrund einer fehlerbedingten
Verlängerung der Diskrepanzzeit aus.
Dieser Parameter kann im RT_calculator separat aufgeführt werden. Fügen Sie die Zeit T
Wert von T
vornehmen.
T
Konfigurierte "Eingangsfilterzeiten" für den Kanal
filter
T
Einzelfehlerverzögerungszeit: Maximale Reaktionszeit des Digitaleingangs des fehlersicheren Moduls zum
OFDT_i
Melden eines passivierten Kanals.
T
Zeitverzögerung für die Kurzschlusserkennung:
scf
•
Konfiguriertes "Intervall für Kurzschlusstest" bei Betrieb mit hoher Anforderungsrate oder
kontinuierlicher Anforderung und abhängig davon, ob der Kurzschlusstest Ihre erforderliche
Sicherheitsanforderungsstufe erreicht.
•
"0", wenn der Kurzschlusstest nicht erforderlich ist, um die verlangte Sicherheitsintegrität zu erreichen
T
Zeitverzögerung für Kurzschlusstest:
sct
•
"0", wenn kein Kurzschlusstest konfiguriert ist
•
"0" für 1oo2-Kanäle bei Wechsel von "1" nach "0", für die als Diskrepanzverhalten die Option "Wert 0
bereitstellen" konfiguriert ist
•
"Dauer Kurzschlusstest" + "Eingangsfilter", wenn der Kurzschlusstest konfiguriert ist
(Bestätigung: "Eingangsfilter" kann in der Gleichung für T
Kurzschlusstest konfiguriert ist.)
T
Verzögerungszeit im ungünstigsten Fall: Maximale Reaktionszeit von einem Signalübergang am
WCDT_i
Digitaleingang bis zur verlässlichen Verfügbarkeit des Sicherheitstelegramms für die Anforderung der
fehlersicheren CPU
Die Dauer "2 x T
dass andere Eingangsverzögerungen kurz nach Beginn des Zyklus beendet werden. Die
Digitaleingänge des fehlersicheren Moduls verarbeiten und melden die geänderten
Eingangsdaten im nächsten Zyklus.
86
= T
+ T
+ 2 x T
filter
sct
cycle
= T
+ T
WCDT_i
scf
= T
+ T
+ 2 x T
filter
sct
cycle
= T
+ MAX (T
T
)
WCDT_i
scf,
dis
mit ein, den Sie in den RT_calculator eingeben, wenn Sie die Eingabe von T
OFDT_i
" für die maximale Reaktionszeit des fehlersicheren Moduls ermöglicht,
cycle
Digitales Peripheriemodul F-DI 4+F-DQ 2x24VDC/2A, 4xM12 (6ES7146-5FF00-0BA0)
wirkt sich auf T
als Zeitverzögerung für die digitalen
dis
OFDT_i
zweimal vorkommen, wenn der
WCDT_i
Gerätehandbuch, V1.0, 05/2021, A5E51082354-AA
nicht in den
dis
separat
dis