Inhaltsverzeichnis
Werbung
ICT-BAUTEILTESTS
Vermeidung von Problemen durch Unstabilitäten
Verwenden Sie die mitgelieferten Kabel um das zu testende Board vom TD8000 zu
versorgen - Kabel mit geringerem Querschnitt können größeren Spannungsabfall
verursachen (besonders bei größeren Strömen) und können unstabile oder unzuverlässige
Ergebnisse verursachen.
Halten Sie die Anschlußleitungen so kurz wie möglich - Sie vermeiden damit
Unstabilitäten.
Auf manchen Baugruppen können schmale Leiterbahnen zur Stromversorgung
Stabilitätsprobleme verursachen. Versuchen Sie in diesem Fall die Versorgung möglichst
nahe an den zu testenden Bauteil zu legen.
Beachten Sie die Applikationshinweise am Ende dieses Abschnittes.
Wurden die Referenzsignaturen des Bauteils gespeichert, so erscheint die Bezeichnung
und Referenznummer in der Bauteilliste in Weiß.
Verifizieren von ICT-Signaturen
Die Vorgangsweise zum Verifizieren von getesteten Bauteilen ist ähnlich wie der oben
beschriebene Einlernvorgang.
Wählen Sie veriFy - die logische Funktion des Bauteils wird mit den angezeigten
Logikpegeln und Step-Rate getestet und auf Stabilität überprüft.
Wenn der Bauteil sechsmal hintereinander ein „PASS"-Ergebnis bringt wird er als stabil
erachtet. Wenn der Bauteil beim logischen Test Fehler erzeugt, speichert der TD8000 die
unstabilen Pins und gibt eine Warnung aus.
Anzeige von ICT-Daten
Nachdem ICT-Daten aufgenommen wurden, können sie mit dem Befehl View betrachtet
werden. Alternativ können über die Tasten <ALT> + <V> die aufgenommen Daten mit dem
„Freiluft-Modell" des Bausteins verglichen werden. Dieser Modus ist hilfreich beim
Debugging von ICT Tests.
Der ICT View-Schirm zeigt ein Pin-Verbindungsdiagramm des gewählten integrierten
Bausteins zusammen mit seinem Timing-Diagramm mit dem Pin-Status während des
Tests.
Abbildung 5-7 zeigt den ICT View-Schirm
5-17
Werbung
Inhaltsverzeichnis
Fehlerbehebung
