Inhaltsverzeichnis
Werbung
TD8000 Bedienerhandbuch
4.5 JFETs (Junction Field Effect Transistors)
Der JFET besteht aus einem Halbleiterblock (dem Kanal) und einer Region, die mit
Halbleitermaterial der entgegengesetzten Type zum Kanal (dem Gate) dotiert ist.
Das Gate formt einen Diodenübergang mit jedem Ende des Kanals (dem "Source" und
"Drain"), welcher wie konventionelle Dioden getestet werden kann.
Die Signaturen zwischen Source und Drain (Abbildung 4-19) zeigen einen Widerstand
mit niedrigem Wert und nichtlinearem Verhalten. Um eine stabile Anzeige zu erhalten, ist
es notwendig, das Gate mit Source zu verbinden. Ein offenes Gate ist äußerst
empfindlich gegen Interferenzen vom Testsignal.
Funktionstest von JFETs
Der Leitzustand zwischen Source und Drain eines JFETs wird durch Reverse-Betrieb des
Gate-Source-Überganges gesteuert.
Die folgende Prozedur gilt für N-Kanal FETs. Der aussagekräftige Teil der Signatur
erscheint im rechten Quadranten der Anzeige; ignorieren Sie den linken Quadranten. Die
Prozedur ist, falls nicht anders angegeben, identisch für P-Kanal
FETs, wobei eine spiegelbildliche Darstellung erfolgt (d.h. der wichtige Teil der Signatur
erscheint im linken Quadranten):
1.
Verbinden Sie Drain mit Kanal A, Source mit COM und das Gate mit einem
der beiden Pulsgeneratorausgänge.
2.
Wählen Sie den LOGIC-Bereich, LOW Frequenz, Pulsausgang DC, Polarität +
(für P-Kanal) oder - (für N-Kanal). Stellen Sie den Pegel auf 0.
3.
Wenn der Pegel 0 ist, so ist die Drain-Source Signatur ähnlich wie in
Abbildung 4-19. Wird der Pegel erhöht (erhöhen der Revers-Vorspannung des
Gate-Source-Übergangs), so wird der Leitzustand im Kanal reduziert. Wenn
der Pegel weiter erhöht wird, bricht der Leitzustand ab, und die Signatur im
rechten Quadranten ergibt eine horizontale Linie.
4-14
Werbung
Inhaltsverzeichnis
Fehlerbehebung
