Werbung
7 Aufbau und Verdrahtung für zwei Sensoren (1oo2) mit redundanten F-DI (2oo2) und
Auswertung im Anwenderprogramm
Abbildung 7-5 1oo2 Auswertung in der CPU mit redundanten F-DI – CFC-Logik – Ohne
Kanalfehlerauswertung
Die Beispiellogik in Abbildung 7-5 funktioniert wie folgt:
Wenn beide F_CH_DI einen normalen Prozesszustand (d.h. 1) melden, ist der
Ausgang der Auswertelogik 1 (d.h. kein Abschaltbefehl).Der Ausgang der
Auswertelogik ist hier der Ausgang OUT des F_DI_VOTE Bausteins.
Wenn einer oder beide F_CH_DI einen kritischen Prozesszustand melden (d.h.
0), ist der Ausgang der Auswertelogik 0 (d.h. Auslösebefehl).
Meldet eine der F-DI für einen oder beide Eingänge einen Kanalfehler ist der
Ausgang der Auswertelogik 1 (d.h. kein Abschaltbefehl), da der F_CH_DI den
Wert der F-DI ausgibt, die keinen Kanalfehler liefert.
Erhält einer oder beide F_CH_DI von den redundanten F-DI unterschiedliche
Signale und keinen Kanalfehler ist der Ausgang der Auswertelogik 1 (d.h. kein
Abschaltbefehl), da der F_CH_DI den Wert der F-DI ausgibt, die ein „1" Signal
liefert. Gleichzeitig wird am Ausgang DISCF bzw. DISCF_R ein
Diskrepanzfehler ausgegeben und über den Event Baustein gemeldet.
Erhält ein F_CH_DI von beiden redundanten F-DI einen Kanalfehler wird
Ausgang Q der Ersatzwert „0" ausgegeben. Der Ausgang der Auswertelogik
(Ausgang OUT des Bausteins F_DI_VOTE) wird 0 (d.h. Auslösebefehl).
Logik mit Auswertung des Kanalfehlers (verzögertes Auslösen bei Kanalfehler)
Wenn die Spezifikation der Sicherheitsfunktion es zulässt, kann eine Auswertung
des Kanalfehlers dazu verwendet werden den Prozess z. B. für einen begrenzten
Zeitraum weiter zu führen, um in diesem Zeitraum Wartungs- oder
Reparaturarbeiten auszuführen.
Bei einem Kanalfehler wird die Abschaltung, wenn die Funktion freigegeben ist, für
die am Eingang PT des Bausteins F_QBAD_DEL eingestellte Zeit (im Beispiel
4 Stunden) verzögert.
Um in Gefahrensituationen den Prozess in den sicheren Zustand überführen zu
können kann die Verzögerung über den Eingang IN1 des Bausteins RelDelay
freigegeben bzw. abgebrochen werden.
Verdrahtungs- und Auswertearchitekturen für fehlersichere digitale
Eingabe- (F-DI) und Ausgabebaugruppen (F-DO) der ET 200M
Beitrags-ID: 37236961,
V2.0,
07/2018
69
Werbung
