Werbung
3 Aufbau und Verdrahtung für einen Sensor (1oo1) mit redundanten F-DI (2oo2)
Aufbau und Verdrahtung für einen Sensor
3
(1oo1) mit redundanten F-DI (2oo2)
Diese Architektur erhöht die Verfügbarkeit des Systems durch redundante F-DI. In
der CPU führt der F_CH_DI Baustein eine 2oo2-Auswertung der Signale von den
redundanten F-DI durch.
Hinweis
Die E/A-Baugruppen sind in dieser Architektur für das Erreichen des Safety
Integrity Level SIL2 zertifiziert. Um jedoch SIL-konform zu sein, muss die
gesamte Sicherheitsfunktion – inklusive der Sensoren – nach IEC 61508 / 61511
bewertet werden.
In dieser-Architektur wird ein einzelner Sensor auf redundante F-DI verdrahtet;
Abbildung 3-1 zeigt ein entsprechendes Blockdiagram. In diesem Beispiel wird der
Sensor auf den Kanal 0 der beiden F-DI verdrahtet. Die Baugruppen sind in HW
Konfig als redundante Baugruppen konfiguriert. Im Sicherheitsprogramm wird nur
ein F-Kanaltreiber (F_CH_DI) benötigt. Der F-Kanaltreiber wird vom Compiler mit
den beiden F-Baugruppentreibern verbunden und wählt ein gültiges
Eingangssignal aus.
Abbildung 3-1 1oo1 Architektur mit redundanten F-DI (2oo2)
Sensor 1
Mit dem Aufbau gemäß Abbildung 3-1 lässt sich maximal SIL2 erreichen.
Verdrahtungs- und Auswertearchitekturen für fehlersichere digitale
Eingabe- (F-DI) und Ausgabebaugruppen (F-DO) der ET 200M
Beitrags-ID: 37236961,
V2.0,
F-DI
Left
Right
Ch 0..11
Ch 12..23
0
F-DI
Left
Right
Ch 0..11
Ch 12..23
0
07/2018
CPU
1oo1
Voting
F_CH_DI
Logic
21
Werbung
