Grundlagen Der Interrupt-Bearbeitung; Bild; Interruptverarbeitung Im Prozessor 80X86 - Siemens Rmos3 Bedienungsanleitung

8.3.1

Grundlagen der Interrupt-Bearbeitung

Interrupt im 80x86
Alle Prozessoren 80x86 besitzen zwei Interrupteingänge,
● INTR, Interrupt-Request und
● NMI, Non Maskable Interrupt.
Nur der Interrupt am INTR-Eingang kann über ein Interrupt-Flag gesperrt oder freigegeben
werden.
Die Freigabe des INTR-Eingangs erfolgt mit dem
Funktion
Durch den umgekehrten Befehl
Eingang gesperrt.

Bild 8-9

Interruptverarbeitung durch den Interrupt-Controller
Hardware-Interrupt-Anforderungen werden durch den Interrupt-Controller verwaltet. Dieser
kann im PIC-Modus (Programmable Interrupt Controller) oder im APIC-Modus (Advanced
Programmable Interrupt Controller) betrieben werden.
PIC-Modus
In einer PC-Architektur mit PIC sind typischerweise zwei Interrupt-Controller vom Typ 8259A
in Reihe geschaltet, kaskadiert. Dies sind der
● Master Programmable Interrupt Controller (MPIC) und der
● Slave Programmable Interrupt Controller (SPIC),
wobei der SPIC mit dem Interrupt-Eingang IR2 des MPIC fest verbunden ist.
Den Eingängen der Interrupt-Controller werden eine PIC-interne, fest vorgegeben Priorität
zugewiesen:
● IR0 hat die höchste Priorität,
● IR7 die niedrigste Priorität.
RMOS3 V3.50 Benutzerhandbuch
Bedienhandbuch, 07/2012, A5E03692290-01
.
enable()

Interruptverarbeitung im Prozessor 80x86

Betriebssystem-Eigenschaften von RMOS3
8.3 Interrupt-Bearbeitung unter RMOS3
-Befehl (Assembler) oder in "C" mit der
STI
(Assembler) bzw.
CLI disable()
("C") wird der Interrrupt-
93