Multiprocessing Unter Rmos3; Hochlauf - Siemens Rmos3 Bedienungsanleitung

8.2

Multiprocessing unter RMOS3

Bearbeitung nebenläufiger Vorgänge
RMOS3 ist ein symmetrisches Multiprocessing (SMP)- Betriebssystem, das Multicore-
Architekturen unterstützt. Der Betrieb im SingleCore-Modus stellt einen Spezialfall des
Betriebs im Multicore-Modus dar. Beim SingleCore-Modus arbeitet RMOS3 auf nur einem
Prozessorkern, während beim Multicore-Modus mehrere Prozessorkerne benutzt werden.
Beim symmetrischen Multiprocessing besitzen zwei oder mehr identische Prozessoren einen
gemeinsamen Adressraum. Dies bedeutet, dass jeder Prozessor mit derselben
(physikalischen) Adresse dieselbe Speicherzelle oder dasselbe Peripherieregister adressiert.
Die Systemlast wird automatisch auf die einzelnen Prozessorkerne verteilt. Voraussetzung
hierfür ist, dass die Applikation in mehrere Tasks aufgeteilt wird, die parallel ablaufen
können.
Jedes einzelne Programm besteht nur aus sequentiellen Programmanweisungen. Beim
Umschalten auf ein anderes Programm muss das Betriebssystem den augenblicklichen
Zustand des Programms retten. Dies gilt für alle unterbrechbaren Programme, deren
Behandlung zu einem späteren Zeitpunkt wieder aufgenommen wird. Diese unterbrechbaren
Programme werden als Tasks oder Prozesse bezeichnet und müssen alle vom
Betriebssystem verwaltet werden.
Hinweis
Im Moment werden 4 Cores unterstützt.
8.2.1

Hochlauf

Starten der Prozessorkerne
Der Boot-Prozessorkern (Core 0) startet das BIOS und bootet RMOS3. Die weiteren
Prozessorkerne (Core 1 und weitere) werden als Applikations-Prozessoren bezeichnet. Sie
werden im BIOS initialisiert. Beim Laden des Treibers PCIAPIC.DRV werden die weiteren
Prozessorkerne initialisiert und anschließend wird der Scheduler durchlaufen.
Hinweis
Der APIC-Treiber unterstützt mehrere Prozessorkerne. Mit einem Parameter kann das
Multiprocessing eingeschaltet werden (
RMOS3 V3.50 Benutzerhandbuch
Bedienhandbuch, 07/2012, A5E03692290-01
Betriebssystem-Eigenschaften von RMOS3
8.2 Multiprocessing unter RMOS3
).
PCIAPIC.DRV -M
75