Die CiR-Synchronisationszeit wird um so kleiner:
•
Je kleiner Sie die Anzahl der Ein- und Ausgangsbytes eines Mastersystems
wählen,
•
Je kleiner Sie die Anzahl garantierter Slaves bei den zu ändernden
Mastersystemen wählen (Die Anzahl der garantierten Slaves wirkt sich
unmittelbar auf die Anzahl der Ein- und Ausgangsbytes aus.),
•
Je weniger Mastersysteme Sie in einem CiR-Vorgang ändern wollen.
Dies ist insbesondere für F-Systeme von großer Bedeutung. Dort muss die F-
Überwachungszeit die CiR-Synchronisationszeit enthalten. Dabei ist der größte
Wert von allen DP-Mastersytemen mit CiR-Objekt zu verwenden (falls nur ein DP-
Mastersystem pro CiR-Vorgang geändert wird) bzw. die Summe über diejenigen
Mastersysteme, die gleichzeitig geändert werden sollen.
In der folgenden Tabelle ist ein Beispiel für eine CPU 417-4 mit 6 DP-
Mastersystemen angegeben.
Die maximal zulässige CiR-Synchronisationszeit betrage 550 ms. D. h. es können
Änderungen an mehreren DP-Mastersystemen durchgeführt werden, sofern die
Summe der CiR-Synchronisationszeiten dieser Mastersysteme den Wert 550 ms
nicht überschreitet. Aus der letzten Spalte können Sie entnehmen, welche
DP-Mastersysteme während eines CiR-Vorgangs geändert werden dürfen.
DP-
Gesamtes
Master-
E/A-Vol. in
system
Bytes
1
1500
2
1000
3
1500
4
2500
5
3000
6
7000
Prozessleitsystem PCS 7 - Engineering System
A5E00347063-02
CiR-Synchronisationszeit des Mastersystems
100 ms + 1500 Bytes * 0,12 ms/Byte = 280 ms
100 ms+ 1000 Bytes * 0,12 ms/Byte = 220 ms
100 ms + 1500 Bytes * 0,12 ms/Byte = 280 ms
100 ms + 2500 Bytes * 0,12 ms/Byte = 400 ms
100 ms + 3000 Bytes * 0,12 ms/Byte = 460 ms
100 ms + 7000 Bytes * 0,12 ms/Byte = 940 ms
Durchführung der PCS 7-Projektierung
Aufteilung der Änderungen
auf DP-Mastersysteme
entweder 1 (280 ms) oder
(1 und 2) (500 ms)
entweder 2 (220 ms) oder
(2 und 1) (500 ms) oder
(2 und 3) (500 ms)
entweder 3 (280 ms) oder
(3 und 2) (500 ms)
4 (400 ms)
5 (460 ms)
nicht änderbar!
7-143