Inhaltsverzeichnis
Werbung
In dem Register BUSCONx werden nicht nur Bustyp usw. eingestellt,
sondern das Timing des BUS-Zugriffes.
Durch Einstellung von einem Waitstate (Tc = 50 ns) und dem
R/W-Delay lassen sich alle Speicher mit Zugriffszeiten von bis zu
100 ns bei einem Buszyklus von 150 ns ansprechen. Um den
Controller ohne Waitstates betreiben zu können, müssen 55 ns
Speicherbausteine bestückt sein. Die Buszykluszeit beträgt dann
100 ns. Das R/W-Delay sollte immer aktiv sein (siehe C167-User's
manual für weitere Informationen).
Im folgenden finden Sie wichtige Signalzeiten. Alle Informationen
beziehen sich auf C167Cx Controller mit 16-bit Bus, im
demultiplexed Modus und 20 MHz CPU-Takt (F
Tc = 50 ns * Waitstates-Control (MCTC in BUSCON)
Tf = 50 ns * Tri-State-Control (MTTC in BUSCON).
Adressen stabil bis Daten gültig:
/RD low bis Daten gültig:
/RD low bis Daten gültig (R/W-Delay):
/RD high bis Datenbus high-Z:
/RD high bis Daten high-Z (R/W-Delay): max. 35 ns + Tf
/CSx bis Daten gültig:
/RD und /WR low:
/RD und /WR low (R/W-Delay):
Daten gültig bis /WR high:
/WR high bis Daten ungültig:
In den nachfolgenden Kapiteln wird die Beispielkonfiguration als
Grundlage für die Initialisierung jedes Chip-Select Signal genommen.
1
:
SR = System-Zeit (Zeit muss von der Beschaltung des C167 eingehalten werden)
2
:
CC (Der Controller gewährleistet diese Zeit für seine Aussenbeschaltung)
© PHYTEC Elektronik GmbH 2001
max. 70 ns + Tc
max. 55 ns + Tc
max. 30 ns + Tc
max. 15 ns + Tf
max. 55 ns + Tc
min. 65 ns + Tc
min. 40 ns + Tc
min. 25 ns + Tc
min. 15 ns + Tf
L-540d_2
Speichermodelle
5 MHz):
osz
SR
1
SR
SR
SR
SR
SR
CC
2
CC
CC
CC
33
Werbung
Inhaltsverzeichnis
