Zusammenarbeit Mit Der Cpu; Ein- Und Ausgabebaugruppen - Robotron Z 1013 Handbuch

2020/12/20 20:08
Die Erzeugung des Signals /RAS ist durch das Speicheranforderungssignal /MREQ gegeben. Das
negierte Signal MREQ gibt ein FlipFlop (A17) frei. Mit der naechsten steigenden Flanke des
Systemtaktes wird das FlipFlop umgeschalten steuert den Adressleitungsumschalter A28/41
(Multiplexer) und gibt ein zweites Flip-Flop frei, das mit der absteigenden Flanke des Systemtaktes
das Signal CAS erzeugt und, sofern ein Zugriff in diesen Adressbereich (A14=A15=0) erfolgt, das
Signal /CAS an den Schaltkreisanschluessen aktiviert. War der Zugriff zum Speicher nicht in dem
Bereich der dynamischen RAM's oder wurde das Signal /REFRESH als Zeichen der
Speicherauffrischungszeit aktiv, so wird zwar das Signal /RAS gebildet, aber kein Signal /CAS. Damit
werden in den dynamischen RAM's nur Auffrischungsaktivitaeten ausgeloest.
In Verbindung mit den Signalen /RD oder /WR, die ebenfalls an die Speicherbausteine gefuehrt
werden, werden entweder Daten oder Befehle gelesen und auf den Datenbus geschaltet oder die auf
dem Datenbus vorhandenen Daten im Speicher eingetragen.
Im Anhang ist ein Schema der Speicherverteilung innerhalb des gesamten Adressraumes zu finden
(Anlage 2).

3.3.2. Zusammenarbeit mit der CPU

Wenn die CPU auf den Speicher zugreifen moechte, sei es, um Befehle oder Daten zu holen oder um
etwas abzuspeichern, ist das durch folgende Signale gekennzeichnet:
/MREQ (Speicheranforderung) wird Low, d. h. aktiv und zeigt damit den Zugriff auf den Speicher
an.
A0 bis A15 (Adressen) geben den konkret adressierten Speicherplatz an.
/WRt (Schreiben) wird aktiv, wenn die CPU etwas in den Speicher schreiben moechte.
/RD (Lesen) wird beim Lesen von Daten oder Befehlen aktiv.
/M1 (Befehlsholezyklus) kennzeichnet in Verbindung mit /MREQ und /RD das Holen des
Operationskodes eines Befehls (s. Kapitel 4)
D0 bis D7 enthalten entweder die abzuspeichernde oder gelesene Information.
Die detaillierten Zeitablaeufe koennen der Anlage 10 entnom- men werden, wo die Taktdiagramme
fuer den Speicher-Schreib- und Speichen-Lese-Zyklus angegeben werden.

3.4. Ein- und Ausgabebaugruppen

3.4.1. Parallel E/A-Baustein U 855 PIO
3.4.1.1. Beschreibung der Steuersignale
Aus der Bezeichnung des Bausteins geht eigentlich seine Verwendung bereits hervor. Er dient
bevorzugt zur parallelen Ein- bzw. Ausgabe, d. h. zum Beispiel, dass alle acht Bit des Datenbusses
gleichzeitig ausgegeben werden koennen.
Man kann natuerlich auch Daten seriell, d. h. bitweise nacheinander aus- oder eingeben. Dazu ist aber
ein gesondertes Programm notwendig.
Homecomputer DDR - https://hc-ddr.hucki.net/wiki/
23/30 Handbuch Teil 1