Resetlogik; Speichereinheiten; Anschluss - Robotron Z 1013 Handbuch

2020/12/20 20:08
Lage Systemtakt
E1.1 1 MHz
E1.2 2 MHz
Mittels des Widerstandes R52 erfolgt noch die erforderliche Pegelanpassung zur Speisung der CPU
(A7) und des E/A-Schaltkreises A45.
Dieser Takt realisiert die Synchronitaet aller Zeitablaeufe.
3.2.3 RESET-Logik
Um einen definierten Anfangszustand der CPU zu erreichen, ist die RESET-Steuerung erforderlich.
RESET kann von 3 Stellen ausgeloest werden:
1. Taste TAl auf der Leiterplatte (RESET-Taste)
2. Externe Tastatur ueber den Steckverbinderanschluss X2:A02
3. A20 des Systemsteckverbinders X1
Eine spezielle Schaltung sorgt dafuer, dass der Datenbustreiber A1 inaktiv wird, d. h. er wird vom
Prozessor getrennt. Unmittelbar an der CPU werden die Datenleitungen ueber die Widerstaende R44
... R51 auf Masse, d. h. L-Pegel gelegt.
Da die CPU nach aktiven RESET den Befehlszaehler auf die 0000H einstellt, werden nun auf dieser
Adresse die Daten 00H gelesen. Das bedeutet fuer den Prozessor die Ausfuehrung eines sogenannten
Leerbefehls (NOP, s. 4.3.15). Bei dessen Ausfuehrung wird der Befehlszaehler um eins erhoeht. Auf
diese Art und Weise zaehlen die Adressen hoch, bis die Adresse des Betriebssystems erreicht wird
und das Signal /CS aktiviert wird, das den Datenbus mit Hilfe der Logik wieder frei gibt. Als naechstes
wird jetzt der erste Befehl des Betriebssystemprogrammes gelesen und dieses wird abgearbeiet.
Damit die Laenge des Reset-Impulses ven der Laenge der Betaetigung unabhaengig wird, wurde ein
Monoflop verwendet. Damit wird eine zeitgerechte Aufffrischung der dynamischen Speicher
gewaehrleistet. Einige periphere Schaltkreise besitzen keinen Reset-Anschluss. Sie werten das
alleinige Auftreten des Signale /M1 als Resetimpuls. Damit auch diese Schaltkreise in einen
definierten Anfangszuetand versetzt werden koennen, wurden die Signale /RESET und /M1 zum Signal
/PM1 verknuepft, welches die Ruecksetzfunktion ausfuehrt.

3.3 Speichereinheiten

3.3.1. Anschluss

Der Anschluss der Speicherschaltkreise ist abhaengig vom Typ. Im MRB Z1013 werden drei Arten
verwendet
In einem PROM U 2616 bzw. ROM U 2316 (A14) ist das Monitorprogramm enthalten. Dieser Schaltkreis
besitzt eine Kapazitaet von 2048 (=2K) Speicherplaetzen, wobei bei jedem Zugriff acht Bit parallel
gelesen werden. Um diese 2 KByte zu adressieren, sind 11 Adressleitungen (A0 ... A9) notwendig.
Die verwendeten statischen Schreib-Lese-Speicher besitzen eine Kapazitaet von 1024 (=1K) Plaetzen,
Homecomputer DDR - https://hc-ddr.hucki.net/wiki/
21/30 Handbuch Teil 1