Beschreibung Der Steuersignale - Robotron Z 1013 Handbuch

Last update:
2010/07/20 z1013:handbuecher:handbuch_1 https://hc-ddr.hucki.net/wiki/doku.php/z1013/handbuecher/handbuch_1?rev=1279705137
22:00

3.2.1. Beschreibung der Steuersignale

Um den ordnungsgemaessen Betrieb der CPU zu gewaehrleisten, sind bestimmte Steuersignale
notwendig. Andere Signale werden von der CPU gebildet und kennzeichnen bestimmte Zustaende
waehrend der Abarbeitung von Befehlen. Im folgenden werden alle Steuersignale der CPU und des
Systembusses beschrieben.
Signale, die mit einem Schraegstrich beginnen, sind sogenannte LOW-aktive Signale, die
normalerweise H-Pegel fuehren und bei ihrer Aktivierung L-Pegel zeigen.
Nach dem Signal steht in Klammern ein „A" fuer von der CPU ausgesandte, ein „E" fuer von der CPU
empfangene und ein „B" fuer Signale, die sowohl von der CPU empfangen als auch ausgesandt
werden koennen.
(A-Ausgabe, E-Eingabe, B-bidirektional, d. h. sowohl Ein- als auch Ausgabe)
A0 bis A15 (A)
Sie bilden den 16-Bit-Adressbus. Sie werden in der CPU gebildet und bei der Arbeit mit den
Speichern als Speicheradresse sowie die Leitungen A0 bis A7 bei der E/A-Arbeit als E/A-Adresse
verwendet.
A0 bis A6 (A)
Sie dienen zum Auffrischen dynamischer Speicher.
D0 bis D7 (B)
Diese Leitungen stellen den 8 Bit-Datenbus dar. Die Signale koennen sowohl von der CPU
gebildet werden (bei Ausgabe oder Speicherschreiben) oder sie werden von den ausgewaehlten
Funktionseinheiten erzeugt (bei Eingaben oder Speicherlesen).
/MREQ (A)
Dieses Signal wird benoetigt, um eine auf dem Adressbus ausgesandte Adresse zur
Speicheradresse zu erklaeren und einen Speicherzugriff durchzufuehren.
/IORQ (A)
Das Signal kennzeichnet die auf dem Adressbus anliegende Adresse als Adresse einer E/A-
Funktionegruppe. Dabei werden nur die Adreseleitungen A0 bis A7 in die Auswahl einbezogen.
/M1 (A)
Es charakterisiert den Maschinenzyklus 1. Dieses Signal wird von der CPU ausgesendet und
kennzeichnet in Verbindung mit dem Signal /MREQ, dass vom Speicher ein Befehl geholt wird.
In Verbindung mit dem Signal /IORQ wird gekennzeichnet, dass von einem
interrupterzeugenden Baustein (s. 4.4.) der sogenannte Interruptvektor gelesen wird
(Vektorlesen).
/RD (A)
Es wird in den angeschlossenen Funktionseinheiten ausgewertet und legt die Richtung des
Datentransportes als „Lesen", d. h. zur Eingabe in die CPU fest.
/WR (A)
Es kennzeichnet die Richtung des Datentransportes fuer die angeschlossenen
Funktionseinheiten als „Schreiben", d. h. die CPU sendet Daten aus.
/RFEH (A)
Zeigt den angeschlossenen Speichereinheiten in Verbindung mit /MREQ, dass auf dem
Adressbus eine Refresh-Information verfuegbar ist. Diese Refresh-Information besteht aus einer
7-Bit-Adresse (A0 bis A6), die festlegt, welche Speicherzellen in den dynamischen Speichern;
https://hc-ddr.hucki.net/wiki/ Printed on 2020/12/20 20:08