Inhaltsverzeichnis
Werbung
Verfügbare Sprachen
Verfügbare Sprachen
OCM642 Programmierbare Widerstandsdekade
STB Status Byte Register
STB is der Hauptregister in dem alle Ausgänge gesammelt werden. Der Register wird nach
dem Einschalten oder nach dem Befehl *CLS gesetzt. Bit MAV wird nicht gesetzt wenn der
Ausgang noch belegt ist. Der STB-Wert kann mit Befehl *STB? ausgelesen werden.
Bit Konfiguration von Status Byte Register:
OSS
Operation Summary Status, bit 7. SCPI-defined. The OSS bit is set to 1 when the
data in the OSR (Operation Status Register) contains one or more enabled bits which
are true.
RQS Request Service, bit 6. The bit is read as a part of status byte only when serial
message is sent.
MSS
Master Summary Status, bit 6. The MSS bit is set to 1 whenever bits ESB or MAV are
1 and enabled (1) in the SRE. This bit can be read using the *STB? command. Its
value is derived from STB and SRE status.
ESB
Event Summary Bit, bit 5. His value is derived from STB and SRE status. The ESB bit
is set to 1 when one or more enabled ESR bits are set to 1.
MAV
Message Available, bit 4. The MAV bit is set to 1 whenever data is available in the
IEEE488 Output Queue (the response on query is ready).
QSS
Questionable Summary Status, bit 3. SCPI-defined. The QSS bit is set to 1 when the
data in the QSR (Questionable Status Register) contains one or more enabled bits
which are true.
SRE Service Request Enable Register
Der Service Request Enable Register erlaubt oder sperrt die STB-Bits. "0" vom SRE-Bit
bedeutet, dass das Bit nicht den Wert von MSS beinflusst. Ein Wert von nicht maskierten
STB-Bit setzt das MSS-Bit auf 1. SRE Bit 6 wird nicht beeinflusst und sein Wert bleibt "0".
Der Wert vom SRE-Register kann mit dem Befehl *SRE gesetzt werden, gefolgt mit
Maskregister-Wert (0 – 191). Der Wert kann mit *SRE? gelesen werden. Der Register wird
nach dem Einschalten der Dekade auf Null gesetzt. Mit dem Befehl *CLS kann der Register
nicht gesetzt werden.
ESR Event Status Register
Jedes Bit vom Event Status Register entspricht einem Ereignis. Das Bit wird gesetzt bei
jedem Ereignis und bleibt gesetzt auch wenn das Ereignis ändert. Der ESR wird beim
Einschaltetn gelöscht (mit Ausnahme vom Bit PON) und kann mit dem Befehl *ESR?
augelesen und mit *CLS gelöscht werden.
Bit-Konfiguration von Event Status Register:
PON Power On, bit 7. This event bit indicates that an off-to-on transition has occurred in
the device's power supply.
URQ User Request, bit 6. Bit is not used and it is always "0".
CME Command Error, bit 5. This event bit indicates that an incorrectly formed command or
query has been detected by the instrument.
EXE
Execution Error, bit 4. This event bit indicates that the received command cannot be
executed, owing to the device state or the command parameter being out of limits.
DDE
Device Dependent Error, bit 3. This event bit indicates that an error has occurred
which is neither a Command Error, a Query Error, nor an Execution Error. A Device-
specific Error is any executed device operation that did not properly complete due to
some condition, such as overload.
QYE
Query Error, bit 2. The bit is set if the decade is addressed as talker and output
queue is empty or if control unit did not pick up response before sending next query.
OPC Operation Complete, bit 0. This event bit is generated in response to the *OPC
command. It indicates that the device has completed all selected pending operations.
31
Orbit Controls AG
Betriebsanleitung
Werbung
Inhaltsverzeichnis
