Architektur Der Digitalfilter - Hioki MR8875 MEMORY HiCORDER Bedienungsanleitung

Architektur der Digitalfilter

Architektur der FIR-Digitalfilter (FIR-Digitalfilter der n. Ordnung)
Architektur der IIR-Digitalfilter (IIR-Digitalfilter der 2. Ordnung)
X
n
-1
Z Z
a
a
1
0
X
n
a
0
-1
Z
a
１
-1
Z
a
２
Verzögerungsstromkreis
rcuit
Delay ci
Element, das das Eingangssignal um 1 Abtastung
Element
that delays the input signal by 1 sample
verzögert
-1
Z
Additionsstromkreis
Adder circuit
Element, das die Summe von zwei eingehenden
Element that outputs the sum of two input signals
Abtastungen ausgibt
+
Multiplikationsstromkreis
Multiplier circuit
Element, das das Eingangssignal mit der Konstante a
Element that multiplies the input signal by the
multipliziert und das Ergebnis ausgibt.
constant a and outputs the result.
a
-1 -1
Z
a
2
+
+
-1
Z
-b
1
-1
Z
-b
2
223
9.9 Digitalfilter
a
n-1
Y
n
Y
n
9