Inhaltsverzeichnis
Werbung
Funktionsbeschreibung
4.3.4 AND-Logik
Die AND-Logik reagiert auf Pegeländerungen an den ausgewählten Eingängen. Ein Interrupt wird
ausgelöst, wenn folgende Bedingungen erfüllt sind:
•
Alle interruptfähigen Eingänge erfüllen die in Modus_1 und Modus_2 definierten Bedingungen.
•
Nach einem Flankenwechsel muss der Pegel mindestens 50 μs gehalten werden (bei 24 V).
Durch diesen Eingangsfilter können Störsignale (Prellen) unterdrückt werden.
•
Nach einem Interrupt muss an den interruptfähigen Eingängen eine Pegeländerung stattfinden,
damit die Event-Logik freigegeben wird.
In der folgenden Abbildung reagieren Kanal 4 und 5 auf High-Pegel.
t ≤ 50 μs bei Eingangspannung 24 V
www.addi-data.de
Tabelle 4-4: AND-Logik
Inaktiv
Modus_1
0
Modus_2
0
Abb. 4-5: AND-Logik: Pegelwechsel-Interrupt (Beispiel)
APCIe-1032/-2032, APCIe-/CPCIs-1564
High
Low
High/Low
1
0
0
1
36
1
1
Werbung
Inhaltsverzeichnis
