Konfigurierbare Logikblöcke (Lld); Anwendung; Einstellrichtlinien - ABB REG670 Applikationshandbuch

1MRK 502 016-UDE B
4.13.3
4.13.3.1
4.13.3.2
Applikationshandbuch
Konfigurierbare Logikblöcke (LLD)

Anwendung

Dem Benutzer steht eine größere Anzahl von Logikblöcken und Zeitgebern zur
Verfügung, um die Konfiguration an die spezifischen Bedürfnisse der Anwendung
anzupassen.

Einstellrichtlinien

Es gibt keine Einstellungen für UND-Verknüpfungen, ODER-Verknüpfungen,
Invertern bzw. XOR-Verknüpfungen.
Für normale Ein/Aus-Verzögerung und Impulszeitgeber werden die
Zeitverzögerungen und Impulslängen über das CAP-Konfigurationstool eingestellt.
Beide Zeitgeber im gleichen Logikblock (Verzögerung beim Anziehen und
Verzögerung beim Abfallen) haben immer einen gemeinsamen Einstellwert. Die
Impulslängeneinstellungen sind für alle Impulskreise unabhängig voneinander.
Bei steuerbaren Verknüpfungen, einstellbaren Zeitgebern und SR-Speichergliedern
sind die Einstellparameter über das lokale HMI bzw. den Schutz- und Steuerungs-
IED Manager (PCM 600) zugänglich.
Konfiguration
Die Logik wird mit dem CAP-Konfigurationstool konfiguriert.
Die Ausführung der durch die konfigurierbaren Logikblöcke definierten
Funktionen erfolgt gemäß einer festen Abfolge mit unterschiedlicher Zyklusdauer.
Für jede Zyklusdauer erhält der Funktionsblock eine serielle Ausführungsnummer.
Dies wird angezeigt, wenn das CAP-Konfigurationstool mit der Bezeichnung des
Funktionsblocks und der Zyklusdauer, z. B. TMnn-(1044, 6) verwendet wird.
TMnn ist die Bezeichnung des Funktionsblocks, 1044 ist die serielle
Ausführungsnummer und 6 ist die Zyklusdauer.
Die Ausführung der verschiedenen Funktionsblöcke im gleichen Zyklus wird durch
die Reihenfolge ihrer seriellen Ausführungsnummern bestimmt. Darauf ist immer
zu achten, wenn zwei oder mehrere Logikfunktionsblöcke in Reihe geschaltet
werden.
Immer Vorsicht walten lassen, wenn Funktionsblöcke mit schneller
Zyklusdauer an Funktionsblöcke mit langsamer Zyklusdauer
angeschlossen werden.
Die Logikkreise sorgfältig entwerfen und immer die
Ausführungsfolge für verschiedene Funktionen prüfen. In anderen
Fällen müssen zusätzliche Zeitverzögerungen in die Logikschemen
eingeführt werden, um Fehler, z. B. einen Wettlauf zwischen
Funktionen, zu verhindern.
Abschnitt 4
IED Anwendung
459