Inhaltsverzeichnis
Werbung
9.2
Einstellung des ADC
Der ADC ist eine selbständige Einheit, die laufend und zyklisch alle Eingänge mit Hilfe eines Multiplexers
durchläuft, einen Eingang in einen digitalen Wert umwandelt und dem Mikroprozessor anzeigt, dass ein neues
Ergebnis vorliegt. Währen die Firmware das Resultat ausliest, wandelt der ADC bereits den nächsten Eingang um.
Ein Eingang, der als z oder v deklariert wird, zum Beispiel a15=z, nimmt nicht an diesem Verfahren teil. Dadurch
erhöht sich die Probenrate für die anderen Eingänge. Die folgende erste Tabelle basiert darauf, dass alle Eingänge
gelesen werden. Man kann auch den Partner eines Differential Eingangs als z erklären, zum Beispiel a8=a,d=1;
a9=z.
Gründe, die Konfiguration des ADC zu ändern:
Erhöhung der Auflösung
•
Erhöhung der Geschwindigkeit für Probenraten grösser 100 Hz.
•
Erhöhung der Geschwindigkeit für Zählereingänge.
•
Konfigurationswerte
ax
Chop Delay Drate Sps
1021
1
2
* 1012
1
1
1013
1
1
0002
0
0
0003
0
0
Konfigurationswerte
ax
Chop Delay Drate Sps
1021
1
2
* 1012
1
1
1013
1
1
0002
0
0
Konfigurationswerte:
Ax
Wert der Konfiguration zur Bestimmung der ADC Wandlung. Form <chop><bias><delay><drate>.
Aus Ax leiten sich die Werte Chop, Delay und Drate ab.
Der Wert 1012 ist der Default Wert. Werkseinstellung.
Chop (0..1)
Bei Chop=1 wird jede Wandlung des ADC zweimal durchgeführt: einmal, mit den beiden Eingängen + und - wie
vorgegeben und dann mit den vertauschten Eingängen.
Dadurch wird der Offset Fehler verringert.
Delay (0..7)
Zeit nach dem Umschalten des Multiplexers zum nächsten Eingang, bevor der Adc die Wandlung durchführt. Es
wird etwas Zeit benötigt, damit der Eingang stabil ist.
Drate (0..3)
Der ADC führt mehrere Messungen durch und bildet dann das arithmetische Mittel.
Ein kleiner Wert bedutet viele Messungen.
Drate entspricht einem digitalen Low Pass Filter.
Erhöht man Drate, wird dies zum Teil dadurch aufgefangen, dass mehr Daten erzeugt werden und die Firmware
einen digitalen Filter durchführt.
www.controlord.com
16 Eingänge
Sps/16 % cpu Analoge Eingänge Auflösung Zähler max
1
2760
172
2
6630
414
3
9800
613
2 14800
930
3
2 Eingänge: a2=z; a3=z; a4=z; ... a15=z
Sps/2
% cpu Analoge Eingänge Auflösung Zähler max
1
2760
1380
2
6630
3314
3
9800
4900
2 14800
7400
Gemessene Werte
11 +1 bit
26 0
38 -0.5 bit
57 -1.5 bit
88
Gemessene Werte
11 +1 bit
26 0
38 -0.5 bi
57 -1.5 bit
GigaLog S 1705
82 Hz
200 Hz
290 Hz
450 Hz
480 Hz
1180 Hz
1700 Hz
2600 Hz
50
Werbung
Inhaltsverzeichnis
