Inhaltsverzeichnis
Werbung
38.6 SteadyClock FS
RMEs SteadyClock-Technologie garantiert exzellentes Verhalten in allen Clock-Modi. Die höchst
effiziente Jitterunterdrückung erneuert und säubert jedes Clock-Signal. Aufgrund der effizienten
Jitterunterdrückung arbeiten AD- und DA-Wandlung immer optimal und auf höchstem klanglichen
Niveau, vollkommen unabhängig von der Qualität der Referenz-Clock.
RME realisiert modernste Schaltungstechniken wie Hi-Speed Digital Synthesizer, Digital-PLL und
800 MHz Abtastfrequenz kosten- und platzsparend direkt im FPGA. Kombiniert mit analoger und
digitaler Filterung entsteht eine professionelle Clock-Technologie die ihresgleichen sucht. Dabei
ist SteadyClock vergleichsweise schnell, lockt sich in Sekundenbruchteilen auf das Eingangssig-
nal, folgt auch schnellen Varipitch-Änderungen phasengenau, und lockt direkt im Bereich 28 kHz
bis 200 kHz.
Die Analyse sogenannten Interface-Jit-
ters mit Hilfe eines Oszilloskops zeigt
anschaulich wie es funktioniert. Der
Screenshot zeigt ein mit circa 50 ns ext-
rem verjittertes SPDIF-Signal (obere Li-
nie, gelb). Dank SteadyClock wird dar-
aus eine Clock mit weniger als 2 ns Jit-
ter (untere Linie, Blau). Das von
SteadyClock prozessierte Signal wird
nicht nur intern benutzt, sondern dient
auch zur Taktung der digitalen Aus-
gänge, die somit von Jitter befreit be-
denkenlos als Referenz-Clock nutzbar
sind.
Der sogenannte Sampling Jitter, üblicherweise im Bereich von Pikosekunden, ist im Digiface AES
ebenfalls sehr niedrig. Ein Weg dies zu zeigen besteht in der Ausgabe eines speziell modulierten
11,025 kHz Sinus über den analogen Ausgang, und die Analyse des gesampelten Resultats.
Jitterprodukte erscheinen in der FFT als symmetrische Seitenbänder in Form von schmalen Na-
deln. SteadyClock FS weist keine auffälligen Seitenbänder auf. Bemerkenswert ist auch das iden-
tische Verhalten bei der Nutzung interner und externer Clock – ein typisches Merkmal der
SteadyClock. Ein Video mit Erklärungen dazu ist auf RMEs YouTube-Kanal zu finden.
Die
weiter
verbesserte
SteadyClock FS Technologie
unterdrückt selbst tieffrequen-
ten Jitter (> 1 Hz), und weist
eine noch höhere Jitterunter-
drückung bei noch geringerem
Eigenjitter auf. Dies lässt sich
selbstverständlich auch mess-
technisch nachweisen. In die-
ser Messung wird ein AES-
Signal mit 0 ns (Referenz), 100
ns und 400 ns (!) Jitter ange-
legt, und dabei jeweils die Mo-
dulationsfrequenz im Bereich
20 Hz bis 20 kHz durchlaufen.
Bei 50 Hz lassen sich circa 210
ps erkennen, entsprechend ei-
ner Jitterunterdrückung von >
65 dB. Das ist bei solch tiefen
Frequenzen schlicht phantas-
tisch.
Bedienungsanleitung Digiface AES © RME
97
Werbung
Inhaltsverzeichnis
