Herunterladen Diese Seite drucken

Siemens SIPROTEC 5 Handbuch Seite 293

Communication protocols
Vorschau ausblenden Andere Handbücher für SIPROTEC 5:

Werbung

Die folgende Tabelle zeigt die möglichen Uhrentypen für die Ethernet-Kommunikationsmodule und die
erlaubten Kombinationen mit verschiedenen Ethernet-Redundanzprotokollen.
Tabelle 10-1
Uhrtyp
Netzwerkredundanzprotokoll
Line Mode
Nur OC-Slave
ETH-BA-2EL (Rev. 1)
ETH-BB-2FO (Rev. 1)
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
OCSO und P2P-TC
P2P TC
OCGC
ETH-BD-2FO
OCGC und P2P TC
Die folgende Tabelle zeigt die Eigenschaften des IEEE 1588-Protokolls auf den verschiedenen Ethernet-
Kommunikationsmodulen.
Tabelle 10-2
Merkmale
Genauigkeit
Unterstützte Applikation
Typ der Zeitsynchronisa-
tion
Unterstütztes Profil
Beim RJ45 SFP Transceiver beträgt die Genauigkeit 1 ms.
28
Bei ETH-BB-2FO (Rev. 2) mit dem RJ45 SFP Transceiver beträgt die Genauigkeit 1 ms.
29
30
Dieses Profil wird nicht unterstützt, wenn der Uhrtyp OCGC oder OCGC und P2P TC ist.
SIPROTEC 5, Communication Protocols, Handbuch
C53000-L1800-C055-H, Ausgabe 07.2023
Kombinationsoptionen von Uhrentypen und Protokollen bei Ethernet-
Kommunikationsmodulen
PRP
ETH-BD-2FO
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
Eigenschaften des IEEE 1588-Protokolls auf den verschiedenen Ethernet-
Kommunikationsmodulen.
Ethernet-Kommunikationsmodul
ETH-BD-2FO
28
1 µs
Datums- und Zeitsynchronisation
Abtastsynchronisierung für
Prozessbus
PMU-Datensynchronisierung
87L Stabilisierung für unsymmetri-
sche PI-Netzwerke
Hardware/FPGA
IEC 61850-9-3
30
IEEE C37.238:2017
RSTP
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
ETH-BD-2FO
ETH-BA-2EL (Rev. 1)
ETH-BB-2FO (Rev. 1)
1 ms
Datums- und Zeitsynchro-
nisation
Software
Zusätzliche Ethernet-Dienste
10.6 IEEE 1588
HSR
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
ETH-BD-2FO
ETH-BD-2FO
ETH-BA-2EL (Rev. 2)
ETH-BB-2FO (Rev. 2)
29
1 µs
Datums- und Zeitsynchro-
nisation
PMU-Datensynchronisie-
rung
Hardware/FPGA
IEC 61850-9-3
IEEE C37.238:2017
293

Werbung

loading