Inhaltsverzeichnis
Werbung
FIQ #
BLOCK-
SOURCE
0
Watchdog
1
APB_Bus
2
Multilayer_AHB
3
PLL-Stat-
Register im
SCRB
4
ARM-Prozessor
5
ARM-Prozessor
6
Wahlweise
7
Wahlweise
Tabelle 4: FIQ-Interrupts
2.1.8
Externes Memory Interface (EMIF)
An das externe Memory Interface können SDRAMs, SRAMs und beliebige Peripheriebausteine angeschlossen
werden. Es stehen insgesamt 5 Chip-Select-Leitungen zur Verfügung:
1 CS-Leitung für SDRAM mit 16/32 Bit Datenbreite
4 CS-Leitungen für asynchrone Speicher und Peripherie mit 8/16/32 Bit Datenbreite und
parametrierbaren Timing.
Das EB 200 verfügt über einen gesockelten Bootflash um im Stand-Alone-Betrieb eine einfaches Firmwareupdate
zu ermöglichen. Das Bootmedium wird immer am Chip-Select-Signal CS_PER0_N erwartet. Per Boot-Jumper
X10 = „Externer ROM 8 Bit Datenbreite" (siehe Kapitel 8) wird der gesockelte Bootflash mit CS_PER0_N
angesprochen. Der 4 MByte große Firmwareflash wird dann mit CS_PER1_N selektiert. Wird das EB 200 mit
einem Debugger (ICE) betrieben, dann kann auf den Bootflash verzichtet werden, da der Firmewareflash direkt
programmiert werden kann. Folgende Bausteine des EB 200 sind mit den Chip-Select-Leitungen selektierbar:
Chipselect
Peripherie
CS_PER0_N
Bootflash / FLASH
CS_PER1_N
FLASH
CS_PER2_N
CPLD, Ethernet, Externe
Peripherie
CS_PER3_N
FPGA für Zugriffe in das
PC-Hostsystem
CS_SDRAM_N
SDRAM
Tabelle 5: CS-Bereiche des EB 200
Die Größe der Chip-Select-Bereiche von CS_PER0_N - CS_PER3_N sind auf 16 MByte festgelegt. Die oben
angegebenen Speicherbereiche erscheinen entsprechend oft gespiegelt.
Der SDRAM kann funktionell als Dual-Port-RAM betrachtet werden, da durch die Multimasterfähigkeit des
ERTEC 200 sowohl LBU-Interface, IRT-Switch und ARM946E-S Zugriff auf den Speicher haben.
2.1.9
Debug- und Trace-Interface
Im ERTEC 200 kann die ETM-Macro-Zelle des ARM946E-S als Debug- und Traceinterface eingesetzt werden.
Mit diesem Interface kann die auf dem ARM946E-S ablaufende Anwendersoftware und die Anwenderdaten
analysiert und aufgezeichnet werden. Das ETM-Modul ist ein von ARM empfohlenes Standardmodul an dem
verschiedene verfügbare Debugger lauffähig sind. Wird das Traceinterface genutzt, dann steht das LBU-Interface
Copyright © Siemens AG 2010. All rights Reserviert.
Änderungen vorbehalten
SIGNAL
DEFAULT
Steigende Flanke
Steigende Flanke
Steigende Flanke
Steigende Flanke
COMMRX
Steigende Flanke
COMMTX
Steigende Flanke
Wahlweise
Steigende Flanke
IRQ[15:0]
Wahlweise
Steigende Flanke
IRQ[15:0]
/ SRAM
14
BEMERKUNG
Watchdog 0 – Timer ist abgelaufen
Zugriff nicht vorhandene Adresse am APB
Zugriff nicht vorhandene Adresse am AHB
Sammel-Interrupt von:
-
Peripherie-QVZ
Controller)
-
PLL-Loss-State
-
PLL-Lock-State
s. System Control Register
PLL_STAT_REG
Interrupt für Comm Channel (Receive)
Interrupt für Comm Channel (Transmit)
frei programmierbare IRQ-Quelle
frei programmierbare IRQ-Quelle
Funktion
Flash-Boot 8Bit
512kByte (8 Bit)
fixed Waitstates
4MByte (16 Bit)
fixed Waitstates
16MByte (32 Bit) fixed Waitstates
16MByte (32 Bit) Readytiming
64MByte
(EMIF:
Memory
Flash-Boot 16Bit
4MByte (16 Bit)
fixed Waitstates
8MByte (32 Bit)
fixed Waitstates
EB 200 Handbuch
Version 1.1.4
Werbung
Inhaltsverzeichnis
