Ertec200 Prozessor Und Peripherie; Pci-Interface; Irt-Switch; Interruptsystem Des Eb 200 - Siemens EB200 Handbuch

2.1.4

ERTEC200 Prozessor und Peripherie

Im ERTEC 200 ist der Prozessor ARM946E-S mit Interruptcontroller integriert. Der Prozessor und verschiedene
Standardperipherien stehen dem Anwender für seine Applikationen zur Verfügung. Im Einzelnen sind dies
folgende Funktionsgruppen:

ARM946E-S Prozessor mit
 Arbeitsfrequenz 50/100/150MHz über Jumper einstellbar (siehe Betriebsmodi 2.1.2)
 8 kByte Instruction-Cache
4 kByte Data-Cache

 4 kByte Data TCM
 JTAG-Schnittstelle für Debuginterface

Interrupt-Controller für asynchrone Ereignisse (16 IRQ- und 8 FIQ-Eingänge

SDRAM-Controller 50 MHz/max. 128 MByte Adressraum (16/32 Bit Datenbreite parametrierbar)

SRAM-Controller maximal 4 x 16 MByte (8/16/32 Bit Datenbreite und Timing für alle 4 Bereiche getrennt
parametrierbar)

Watchdog-Timer-Unit zur Überwachung von Baugruppenfunktionen

Timer-Unit zur Generierung von periodischen Triggerimpulsen

F-Timer für fehlersichere Anwendungen

GPIO-Ports zur Ansteuerung von LEDs, etc.

SPI-Schnittstelle zur Anschaltung von seriellen EEPROM/ Flash

UART
2.1.5

PCI-Interface

Im EB 200 ist mit Hilfe eines FPGA eine PCI-Bridge realisiert, die eine Anschaltung an einen PCI-Bus ermöglicht.
Das PCI-Interface wird jedoch nur zum Funktionstest des EB 200 verwendet.
2.1.6

IRT-Switch

Der IRT-Switch stellt die notwendigen Funktion für PROFINET IO zur Verfügung. Er beinhaltet folgende
Funktionen:

Konfigurationsregister für IRT-Switch

64 kByte K-RAM für RT- und IRT-Kommunikation
Die IRT-Switch-Funktionen sind im Dokument /3/ beschrieben.
2.1.7

Interruptsystem des EB 200

Das EB 200 besitzt zwei Interrupt-Controller-Units die nur vom ARM946E-S angesprochen werden können:

IRQ-Controller-Unit mit 16 Eingängen für niederpriore Interrupts

FIQ-Controller-Unit mit 8 Eingängen für hochpriore Interrupts
In den folgenden Tabellen sind die IRQ/FIQ – Interruptquellen zusammengestellt.
INTERRUPT # BLOCK-
SOURCE
0 Timer0
1 Timer1
3:2 GPIO
5:4 GPIO
6 Timer2
7
8 UART
9 PHY0/1
10 SPI1
11 SPI1
12 IRTE-Switch-
Contr.
13 IRTE-Switch-
Contr.
14
15 DMA

Tabelle 3: IRQ-Interrupts

Copyright © Siemens AG 2010. All rights Reserviert.
Änderungen vorbehalten
SIGNAL
TIM_INT0
TIM_INT1
GPIO1/0
GPIO31/30
TIM_INT2
-- --
UARTINTR
P1/2_INTERP
SSPINTR
SSPRORINTR
IRQ0_SP
IRQ1_SP
-- --
DMA_INTR
DEFAULT
Steigende Flanke Timer 0
Steigende Flanke Timer 1
Parametrierbar ERTEC 200-Pins GPIO_IO[1:0]
Parametrierbar ERTEC 200-Pins GPIO_IO[31:30]
Steigende Flanke Timer 2
-- Reserviert
High Pegel Sammel-Interrupt UART
Steigende Flanke Interrupt vom PHY1/2
Steigende Flanke SPI1 Sammel-Interrupt
Steigende Flanke SPI1 Receive Overrun Interrupt
Steigende Flanke Highpriorer IRTE-Interrupt
Steigende Flanke Lowpriorer IRTE-Interrupt
-- Reserviert
Steigende Flanke DMA-Controller, DMA-Transfer beendet
13
)
BEMERKUNG
EB 200 Handbuch
Version 1.1.4