Verwandte Anleitungen für Phoenix Contact IBS SUPI 3 LS
Inhaltszusammenfassung für Phoenix Contact IBS SUPI 3 LS
- Seite 1 AUTOMATION Anwenderhandbuch IBS SUPI 3 OPC UM Art.-Nr.: — INTERBUS-Protokoll-Chip IBS SUPI 3 OPC...
- Seite 3 INTERBUS-Protokoll-Chip IBS SUPI 3 OPC 03/2009 Bezeichnung: IBS SUPI 3 OPC UM Revision: Art.-Nr.: — Dieses Handbuch ist gültig für: Bezeichnung Art.-Nr. IBS SUPI 3 LS 2746977 IBS SUPI 3 OPC 2746980 IBS SUPI 3 OPC T&R 2746964 5884_de_05 PHOENIX CONTACT...
- Seite 4 Normen und sonstigen Vorschriften zur Elektrotechnik und insbesondere mit den einschlägigen Sicherheitskonzepten vertraut sind. Für Fehlhandlungen und Schäden, die an Produkten von Phoenix Contact und Fremdpro- dukten durch Missachtung der Informationen dieses Handbuchs entstehen, übernimmt Phoenix Contact keine Haftung.
- Seite 5 Allgemeine Nutzungsbedingungen für Technische Dokumentation Phoenix Contact behält sich das Recht vor, die technische Dokumentation und die in den technischen Dokumentationen beschriebenen Produkte jederzeit ohne Vorankündigung zu ändern, zu korrigieren und/oder zu verbessern, soweit dies dem Anwender zumutbar ist. Dies gilt ebenfalls für Änderungen, die dem technischen Fortschritt dienen.
- Seite 6 Die Existenz solcher Rechte ist daher nicht auszuschließen. So erreichen Sie uns Internet Aktuelle Informationen zu Produkten von Phoenix Contact und zu unseren Allgemeinen Geschäfts- und Garantiebedingungen finden Sie im Internet unter: www.phoenixcontact.com. Stellen Sie sicher, dass Sie immer mit der aktuellen Dokumentation arbeiten.
-
Seite 7: Inhaltsverzeichnis
Allgemeines ..................3-7 3.4.2 Timing der seriellen Schnittstellen ............3-8 3.4.3 Initialisierung der Mikroprozessor-Schnittstelle .........3-10 3.4.4 Datenübertragung zum SUPI 3 OPC/SUPI 3 LS ....... 3-13 3.4.5 Ablauf der Initialisierung - Beispiel ............3-14 3.4.6 Blocktransfer ..................3-17 3.4.7 Adressraumbelegung ................3-19 5884_de_05 PHOENIX CONTACT... - Seite 8 Technischer Anhang....................... A-1 ID-Code Spezifikation (Auszug)................. A-2 Allgemeine Verarbeitungshinweise ..............A-5 A 2.1 Lagerung .................... A-5 A 2.2 Verarbeitungszeit ................A-5 A 2.3 Löten ....................A-5 Längen-Code Spezifikation ................A-6 Schaltungsbeispiele........................ B-1 Verzeichnisanhang ......................... C-1 Abbildungsverzeichnis..................C-1 Tabellenverzeichnis................... C-3 PHOENIX CONTACT 5884_de_05...
-
Seite 9: Allgemeine Funktionen
Ergänzend zu diesem Dokument finden Sie die INTERBUS-Club-Richtlinie „Konformitäts- test und Zertifizierung“ als Nachschlagewerk unter der Internet-Adresse www.interbusclub.com Aktuelle Hardware- und Software-Informationen für den Gerätehersteller sowie weiterfüh- rende Dokumentation zu Produkten von Phoenix Contact finden Sie unter der Internet- Adresse www.phoenixcontact.de/download Protokoll-Chip SUPI 3 OPC Der Protokoll-Chip IBS SUPI 3 OPC ist ein ASIC in 0,6-µm-CMOS-Technologie mit ca. -
Seite 10: Prinzipieller Aufbau
Pins (MFP) beim SUPI 3), einen Spannungsmonitor, eine SPI-Master- und Slave-Schnitt- stelle sowie eine teilnehmerbezogene Lokalbus-Diagnose für Geräte mit und ohne Daten- rückweg. Tabelle 1-1 Gehäusevarianten Artikelbezeichnung Artikel-Nr. Gehäuse IBS SUPI 3 LS 2746977 TQFP44 IBS SUPI 3 OPC 2746980 TQFP64 IBS SUPI 3 OPC T&R 2746964 TQFP64 Der SUPI 3 LS (TQFP 44) ist eine Variante des SUPI 3 OPCs mit kleinerem Gehäuse. -
Seite 11: Gehäuseform
0°, max.7° min 0°, max.7° 0.05-0.15 ±0.05 0.45-0.75 1.00 max. 1.20 max. 1.20 SEATING PLANE SEATING PLANE 1.00 0.13-0.23 R = 50..70 K/W = 0,9 W 5884B002 Bild 1-2 Gehäuseform TQFP 64 (alle Angaben in mm) 5884_de_05 PHOENIX CONTACT... -
Seite 12: Kühlfläche (Slug)
Kontaktierung der Kühlfläche Wenn eine Leiterplatte mit Masse-Layer zum Einsatz kommt, wird empfohlen, die Kupfer- fläche mit ca. 15-20 Durchkontaktierungen zu versehen. Ein Beispiel ist in Bild 1-4 zu se- hen. Bild 1-4 Layout-Beispiel für TQFP 64 mit Kühlfläche PHOENIX CONTACT 5884_de_05... -
Seite 13: Tqfp 44 Gehäuse (Thin Quad Flat Pack)
Allgemeine Funktionen 1.4.3 TQFP 44 Gehäuse (Thin Quad Flat Pack) Bild 1-5 Gehäuseform TQFP 44 (alle Angaben in mm) 5884_de_05 PHOENIX CONTACT... -
Seite 14: Pin-Tafeln
Gehäuseform TQFP 64 mit Pin-Belegung (SUPI 3 OPC/SUPI 3 OPC T&R) Tabelle 1-2 Pin-Tafel TQFP 64 Pin Name Pin Name Pin Name CLK_CONF1 MFP8 EN_FDDL CUR_LIM /ResU DO3_AN CLK_IN OSC_OUT /StatErr /ModAck /ResReg (RC) LaOuD MFP7 /LaInD MFP6 MFP5 IB_DIAG MFP4 PHOENIX CONTACT 5884_de_05... - Seite 15 MFP11 MFP10 CLK_CONF0 MFP9 Gehäuseform TQFP 44 MFP7 /ModAck MFP6 /StatErr MFP5 SUPI 3 LS MFP4 /ResU MFP3 MFP2 CLK_CONF1 INTERBUS MFP1 CLK_CONF0 MFP0 DI1_CU DO2_CU 5884D024 Bild 1-7 Gehäuseform TQFP 44 mit Pin-Belegung (SUPI 3 LS) 5884_de_05 PHOENIX CONTACT...
-
Seite 16: Pin-Beschreibung
Konfiguration PLL/Takt-Zelle Konfiguration der Betriebsart – C[3..0] Konfiguration der Betriebsart RF[1..0] Konfiguration der optischen Regelung – RBST_EXT Konfiguration der optischen Regelung (oder Meldeeingang, ob weiterführende Schnittstelle genutzt wird) MFP[15..0] Multifunktions-Pins Datenleitung des INTERBUS-Rings Eingang: Data line OUT (Hinweg) PHOENIX CONTACT 5884_de_05... - Seite 17 Diagnose-Ausgang (eingeschränkt) CUR_LIM Einstellung des Regelstroms – Test-Eingang, mit GND verbinden! EN_FDDL reserviert, mit GND verbinden! – /ResU Initialisierungs-Reset (Ein- und Ausgang) Spannungsversorgung +5 V Ground Zellentypen CMOS-Input CIp: CMOS-Input mit Pull-up STC: CMOS-Schmitt-Trigger-Input STCp: CMOS-Schmitt-Trigger-Input mit Pull-up 5884_de_05 PHOENIX CONTACT...
-
Seite 18: Optische Regelung (Nur Supi 3 Opc (T&R))
Anschließend startet im Modus „Optische Leistungsregelung“ die Initialisierung. Während der Schnittstellenerkennung bzw. der Initialisierung wird der Protokollkern im Reset gehal- ten. Eine automatische Schnittstellenerkennung wird jeweils nach Ende eines INTERBUS- Resets durchgeführt wenn RF[1..0] ≠ “10“ ist. 1-10 PHOENIX CONTACT 5884_de_05... -
Seite 19: Initialisierung Der Optischen Regelung
Fernbus-Schnittstelle ist. Das Ergebnis der Initialisierung kann bei entsprechender Konfiguration der Diagnose-Ausgänge über eine Diagnose-LED für jede Schnittstelle dar- gestellt werden (siehe auch Tabelle 3-17 auf Seite 3-34). Bild 1-8 Schnittstellenerkennung im Mode „Optische Regelung“ 1-11 5884_de_05 PHOENIX CONTACT... -
Seite 20: Zeitverhalten Der Mds-Teilschicht
Strecke, kann das Aufschalten der Busteilnehmer durch den Master erfolgen. Alle Anteile, die durch Abtastfehler, Verzerrungen durch zeitregenerierende Komponenten, Puls- breitenverzerrungen durch optische Komponenten (Sender, Empfänger und Faser), Verzerrungen durch Elektronik, Jitter usw. hervorgerufen werden. Medium Dependent Sublayer 1-12 PHOENIX CONTACT 5884_de_05... -
Seite 21: Online-Regelung
Die Übertragung der zusätzlichen Information für die LWL-Streckenregelung erfolgt wäh- rend der Datenübertragung innerhalb des INTERBUS-Protokolls. Optische Leistungsregelung Während der Datenübertragung werden die Eigenschaften der Strecke überwacht und ggf. die Leistung an geänderte Streckeneigenschaften angepasst (Online-Regelung). 1-13 5884_de_05 PHOENIX CONTACT... -
Seite 22: Optische Streckendiagnose (Z. B. Hier Cmd 4.50)
Übertragung der Fehlermeldung im INTRBUS-Protokoll über den Diagnose- und Report-Manager und durch die Diagnose-LEDs FO1 und FO2. Bild 1-10 Optische Streckendiagnose (z. B. hier CMD 4.50) Bild 1-11 Optische Streckendiagnose (z. B. hier Diag+) 1-14 PHOENIX CONTACT 5884_de_05... -
Seite 23: Beispielverlauf Der Sendeleistung
Änderungen der Streckeneigenschaften ausgleichen, wie z. B. Temperaturdrift und Alterungserscheinungen von Bauelementen. Es ist erkennbar, dass eine Erhöhung der Leistung bei Verschlechterung der Übertragungs- qualität schneller erfolgt, als eine Reduzierung der Leistung bei Verbesserung der Übertra- gungsqualität. 1-15 5884_de_05 PHOENIX CONTACT... -
Seite 24: Mau-Warnungen
Der aktuelle Leistungswert wird vom Chip in seinen Registern zur Verfügung gestellt. Im Modus „Optische Leistungsregelung“ ist der Diagnose-Zustand MAU_WARNING und das Diagnose-Ereignis MAU_WARNING_EVENT der sendenden Schnittstelle zugeordnet. Der Zustand MAU_WARNING wird vom Protokollchip an den INTERBUS-Master gemeldet. Medium Attachment Unit 1-16 PHOENIX CONTACT 5884_de_05... -
Seite 25: Grundbeschaltung
Die Toleranz des Quarzes bzw. des Oszillators darf f = 32 MHz 100 ppm nicht über- schreiten. Für die Taktversorgung gilt: Taktverhältnis: 50 % ±10 % duty cycle. Die zulässige Abweichung gilt sowohl für die Kurzzeit- als auch für die Langzeitstabilität. 1-17 5884_de_05 PHOENIX CONTACT... -
Seite 26: Timing Des Taktes
-40°C bis +85°C Hokuriku SX-6B 32 MHz -40°C bis +85°C Quarzoszillator Nippon NMSOHR 32 MHz -40°C bis +85°C Kinseki FXO-31FH 32 MHz -40°C bis +85°C FXO-31FT 32 MHz -40°C bis +85°C Hokuriku KCO-765 32 MHz -40°C bis +85°C 1-18 PHOENIX CONTACT 5884_de_05... -
Seite 27: Initialisierung Des Chips
Im SUPI 3 OPC/SUPI 3 LS handelt es sich um eine „Open Collector“ Endstufe, so dass ein externer Spannungsmonitor ebenfalls einen „Open Collector“ Ausgang haben muss oder einen Widerstand zur Strombegrenzung im Reset-Pfad. Eine mögliche Realisie- rung ist in Bild 1-16 zu sehen. 1-19 5884_de_05 PHOENIX CONTACT... -
Seite 28: Supi 3 Opc/Supi 3 Ls Mit Externem Reset-Baustein
IBS SUPI 3 OPC Bild 1-16 SUPI 3 OPC/SUPI 3 LS mit externem Reset-Baustein 1-20 PHOENIX CONTACT 5884_de_05... -
Seite 29: Interbus-Schnittstellen
Eingänge geschaltet. Sie sind deshalb mit GND zu verbinden. Zur Reduzierung der für den ID-Code notwendigen Pins erfolgt intern eine Abbildung der Konfigurations-Pins C[4..0] auf den vollständigen 16-Bit ID-Code (siehe auch SUPI 3 Hand- buch IBS SUPI 3 UM). 5884_de_05 PHOENIX CONTACT... -
Seite 30: Busstecker-Erkennung Und Regelfunktion
Internet unter: www.interbusclub.com. Für die Anhebung oder Absenkung der Lichtleistung ist eine geeignete Schrittweite erfor- derlich. Dazu ist ein Kompromiss zwischen einer möglichsten niedrigen Lichtleistungs- schrittweite und einem geringen Aufwand beim Widerstandsnetzwerk zu finden. Da der ma- PHOENIX CONTACT 5884_de_05... -
Seite 31: Referenznetzwerk Für Den Sendestrom
Widerstandswerte für das Referenznetzwerk an CUR_LIM Widerstand Wert 2,4 kΩ 3,9 kΩ 7,5 kΩ 15 kΩ 33 kΩ 56 kΩ Bild 2-1 Referenznetzwerk für den Sendestrom Bei Kupfer-Applikationen ist an den CUR_LIM ein Widerstand von 1kΩ nach +5 V zu schalten. 5884_de_05 PHOENIX CONTACT... -
Seite 32: Lokalbus-Geräte
0 1 1 0 1 LB-MR, 2 In/Out 0 1 1 0 1 LB-MR, 2 In 0 1 1 0 1 LB-MR, 2 Out 0 1 0 0 0 LB-MR, 4 In/Out 0 1 0 0 0 LB-MR, 4 In PHOENIX CONTACT 5884_de_05... - Seite 33 0 0 0 0 0 LB-MR, Init-µP beim SUPI 3 LS fest auf „1“ und nicht konfigurierbar † zur Decodierung (reale Datenlänge) siehe Tabelle 3-11 Abkürzungen: Lokalbus ohne teilnehmerbezogene Lokalbus-Diagnose mit Rückweg SPI: SPI-Master Init-µP: SPI-Slave oder synchron serielle Intel-Schnittstelle 5884_de_05 PHOENIX CONTACT...
-
Seite 34: Lokalbus Mit Teilnehmerbezogener Diagnose
0 0 0 0 1 LBD-MR, SPI 16 In 0 0 0 1 0 LBD-MR, SPI 32 In/32 Out 0 0 0 1 0 LBD-MR, SPI 32 In 0 0 0 1 0 LBD-MR, SPI 32 Out PHOENIX CONTACT 5884_de_05... - Seite 35 C4 beim SUPI 3 LS fest auf „1“ und nicht konfigurierbar † zur Decodierung (reale Datenlänge) siehe Tabelle 3-11 Abkürzungen: LBD: Lokalbus mit teilnehmerbezogener Lokalbus-Diagnose mit Rückweg ohne Rückweg SPI: SPI-Master Init-µP: SPI-Slave oder synchron serielle Intel-Schnittstelle 5884_de_05 PHOENIX CONTACT...
-
Seite 36: Fernbus-Geräte
RB, SPI 32 In 0 0 0 1 0 RB, SPI 32 Out 0 0 0 0 0 RB, Init-µP zur Decodierung (reale Datenlänge) siehe Tabelle 3-11 Abkürzungen: Remote Bus SPI: SPI-Master Init-µP: SPI-Slave oder synchrone serielle Intel-Schnittstelle PHOENIX CONTACT 5884_de_05... -
Seite 37: Busklemme
Für die Managementfunktion „Dezentrale Anforderung einer Buskonfiguration“ wird das I/O-Signal CONF benutzt. Einen separaten Pin wie beim IBS SUPI 3 gibt es nicht. Eine po- sitive Flanke löst beim Busmaster eine quittierte Rekonfigurationsanforderung für das Sys- tem aus. 5884_de_05 PHOENIX CONTACT... -
Seite 38: Mfp-Schnittstelle (Supi 3 Opc) - Betriebsart Busklemme
LWL-Schnittstelle, Einschalten ... (LBST=1) Kupfer-Schnittstelle, Ausschalten ... (LBST=0) ... des Leistungsteils für die Stichschnittstelle über LBST möglich. Das Ausschalten reduziert den Stromverbrauch bei Kupfer-Applikationen. Nicht bei SUPI 3 LS Signal, das kennzeichnet, dass ein weiterer Lokalbus-Teilnehmer folgt. 2-10 PHOENIX CONTACT 5884_de_05... - Seite 39 Im Master tritt dann aufgrund der veränderten Datenlänge des restlichen betreibbaren Systems ein Fehler auf, die Diagnose-Mechanismen auslöst. Je nach Konfiguration im Master, kann das „Rest“-System angehalten oder ohne Rückwir- kung weiter betrieben werden. 2-11 5884_de_05 PHOENIX CONTACT...
- Seite 40 IBS SUPI 3 OPC 2-12 PHOENIX CONTACT 5884_de_05...
-
Seite 41: Applikations-Schnittstelle
Konfiguration (C[4..0]) eine andere Funktion bekommen (Ausgang, µP-Interface, ...). Alle offenen Eingänge des Chips sind mit GND zu beschalten, da es sonst zu einer höhe- ren Stromaufnahme und zu einem undefinierten Verhalten der Gesamtschaltung kom- men kann. 5884_de_05 PHOENIX CONTACT... -
Seite 42: Betriebsart „Binärer E/A-Betrieb
Konfigurationserweiterung C[8..5] ist dem Kapitel 2 zu entnehmen. Dort wird die Art der Schnittstelle konfiguriert. Tabelle 3-2 Belegung der MFP-Schnittstelle bei E/A-Applikationen ohne Konfigurationserweiterung MFP[15..8] MFP[7..0] Betriebsart Out7..0 In7..0 8 In/8 Out In15..8 In7..0 16 In Out15..8 Out7..0 16 Out PHOENIX CONTACT 5884_de_05... -
Seite 43: Betriebsart „Serielle Ein-/Ausgabe" (Spi-Master-Mode)
4 MHz. Die Leitung /SS wird vom SUPI 3 OPC/SUPI 3 LS entsprechend einem 16-Bit-Zu- griff gesteuert. Der Lese- und der Schreib-Zugriff erfolgt jeweils separat. Im Mode „Input“ (Bild 3-1) werden am Eingang SerIn 16 oder 32 Datenbits eingelesen. Der Ausgang SerOut wird nicht genutzt und bleibt offen. 5884_de_05 PHOENIX CONTACT... -
Seite 44: Timing Der Spi-Schnittstelle
Das Timing des SUPI 3 OPC/SUPI 3 LS für die Serielle-I/O-Kopplung sieht je nach Konfigu- ration 16- bzw. 32-Bit-Zugriffe vor. Der Peripherie wird über das Signal /SS (Slave-Select) mitgeteilt, wann die 16/32-Bit Datenübertragung beginnt bzw. wann sie beendet ist. Bild 3-1 Timing für den seriellen Input-Mode PHOENIX CONTACT 5884_de_05... -
Seite 45: Timing Für Den Seriellen Output-Mode
Applikations-Schnittstelle Bild 3-2 Timing für den seriellen Output-Mode 5884_de_05 PHOENIX CONTACT... -
Seite 46: Timing Für Den Seriellen Input/Output-Mode
Pause zwischen LOW-Byte und HIGH-Byte 2 * t Pause zwischen Read /SS und Write /SS 50,5 * t SerOUT Datum „D15“ gültig vor der ersten pos. Flanke SCLK 0,5 * t SerOUT Daten gültig vor positiver Flanke SCLK 0,5 * t PHOENIX CONTACT 5884_de_05... -
Seite 47: Betriebsart „Serielle Μp-Schnittstelle" (Spi-Slave-Mode)
SUPI 3 OPC/SUPI 3 LS nicht konfiguriert ist, beträgt die Datenlänge null und im ID-Re- gister steht der µP_Not_Ready-ID-Code. Der eigentliche ID-Code hängt von der Konfigura- tion C[4..0] ab. Erkennt der INTERBUS-Master einen µP_Not_Ready-ID-Code meldet er dem Anwender, dass der Mikroprozessor den SUPI 3 OPC noch nicht konfiguriert hat. 5884_de_05 PHOENIX CONTACT... -
Seite 48: Timing Der Seriellen Schnittstellen
Funktion der MFP-Schnittstelle bei Anschluss eines Intel-Mikroprozessors Signal Funktion Steuersignal für die Datenrichtung „1“: Der µP sendet Daten zum SUPI 3 OPC/SUPI 3 LS (Send) „0“: Der µP erwartet Daten vom SUPI 3 OPC/SUPI 3 LS (Receive) Ser_IN/OUT Bidirektionale Datenleitung Slave Select PHOENIX CONTACT 5884_de_05... -
Seite 49: Timing Der Synchronen Seriellen Schnittstelle (Intel)
Taktperiode (1,5 MHz bei 500 kB, 6 MHz bei 2 MB) 667/167 ns negative Flanke von /SS vor erster negativer Flanke SCLK 1 * TCLK positive Flanke von /SS nach letzter positiver Flanke SCLK 3 * TCLK 5884_de_05 PHOENIX CONTACT... -
Seite 50: Initialisierung Der Mikroprozessor-Schnittstelle
Low-Pegel. Da im Intel- bzw. Motorola-Format die Wertigkeiten der Bits vertauscht sind, ist das Initialisierungs-Byte achsensymmetrisch aufgebaut, d. h. dass LSB hat die glei- che Bedeutung wie das MSB. Der Inhalt des Mode-Bits bestimmt den Mode der Schnitt- stelle. Bild 3-6 Inhalt des Initialisierungs-Bytes 3-10 PHOENIX CONTACT 5884_de_05... -
Seite 51: Ablauf Der Initialisierung
Übertragung ist ein Merkmal für die Erstinitialisierung. Dieses kann vom ange- schlossenen Mikroprozessor z. B. dazu genutzt werden, um nach einem Reset des Mikro- prozessors zu erkennen, ob der SUPI 3 OPC/SUPI 3 LS ebenfalls vom Reset betroffen war und neu initialisiert werden muss. 3-11 5884_de_05 PHOENIX CONTACT... - Seite 52 Nach der Konfiguration sind die Einstellungen des Anwenders gültig. ACHTUNG: Es ist unbedingt zu beachten, dass dieses Umkonfigurieren nur während der Initialisierungsphase des SUPI 3 OPC/SUPI 3 LS, also vor dem Start des INTERBUS und nicht im laufenden Busbetrieb vorzunehmen ist. 3-12 PHOENIX CONTACT 5884_de_05...
-
Seite 53: Datenübertragung Zum Supi 3 Opc/Supi 3 Ls
Der Prozessor erwartet vom SUPI 3 OPC/SUPI 3 LS Daten, d. h. der SUPI 3 OPC/SUPI 3 LS sendet Daten zum Prozessor. Der Prozessor sendet Daten zum SUPI 3 OPC/SUPI 3 LS. Adress-Bits Mit den Adress-Bits wird im Command-Byte die Adresse für den nachfolgenden Datenzu- griff binärcodiert festgelegt. 3-13 5884_de_05 PHOENIX CONTACT... -
Seite 54: Ablauf Der Initialisierung - Beispiel
ID-Codes in das ID-Register (Adresse 12). Beides wird vom Prozessor initiiert und er- folgt über die serielle Prozessorschnittstelle. Die Daten, die dabei über die serielle Schnitt- stelle übertragen werden, zeigen die Abbildungen Bild 3-10 und Bild 3-11. Bild 3-9 Timing für das Initialisierungsbyte (81 3-14 PHOENIX CONTACT 5884_de_05... -
Seite 55: Timing Zugriff Auf Set-Register (Adresse Und Daten)
Schreiben auf die Adresse 13 aktiviert. Das SET-Register wird zunächst über 4D Anschließend wird 82 als Datum zum Einstellen eines E/A-Teilnehmers mit der decodier- ten Datenlänge von einem Byte eingestellt (siehe Tabelle Tabelle 3-12 „Codierte Daten- länge Bit 2 bis 0“). 3-15 5884_de_05 PHOENIX CONTACT... -
Seite 56: Timing Zugriff Auf Id-Code-Register (Adresse Und Daten)
Timing Zugriff auf ID-Code-Register (Adresse und Daten) In Bild 3-11 ist die Programmierung des Write-Registers 12 (ID-Code) dargestellt. Zuerst wird wieder das Register 12 für den Schreibmodus vorbereitet. Anschließend wird der ID- Code 01 (Digitales Output-Gerät) eingestellt. 3-16 PHOENIX CONTACT 5884_de_05... -
Seite 57: Blocktransfer
Im folgenden Timing ist der Zugriff auf ein 24-Bit-Ausgangsgerät dargestellt. Hier werden anstatt der normalerweise sechs Zugriffe (je Byte ein Command und ein Datum) nur vier Zu- griffe benötigt. Bild 3-12 Command- und Datenzugriffe beim Blocktransfer 3-17 5884_de_05 PHOENIX CONTACT... -
Seite 58: Ablaufdiagramm Blocktransfer-Mode Für Intel-Μp
Bild 3-13 Ablaufdiagramm Blocktransfer-Mode für Intel-µP Der Blocktransfer-Mode bei Datenlängen über einem Wort sollte mit Interrupts gesteuert werden, weil bei Verwendung des Polling-Bits der Transfer der Daten länger als 60 µs dauern kann (abhängig vom jeweiligen Mikroprozessor). 3-18 PHOENIX CONTACT 5884_de_05... -
Seite 59: Adressraumbelegung
Der Zugriff auf die reservierten Register 4 und 5 wird vom SUPI 3 OPC/SUPI 3 LS ignoriert. Nach dem verworfenen Datenzugriff wird als nächstes ein Command-Byte erwartet. Ein Schreiben auf die Adressen 6 und 8 bis 11 hat keine Wirkung. 3-19 5884_de_05 PHOENIX CONTACT... -
Seite 60: Interbus-Datenregister
ExtReg = 1: Der vollständige Längen-Code muss angegeben werden. Die PCP-Daten werden nicht in den Datenregistern des SUPI 3 OPC übertragen. Das Bit /PCP hat dann keine Bedeutung. – ExtReg = 0: Verkürzter Längen-Code, der intern umcodiert wird (siehe auch Tabelle 3-12 auf Seite 3-22). 3-20 PHOENIX CONTACT 5884_de_05... -
Seite 61: Set-Register Bei Externer Datenerweiterung
über ID8..12 angegeben, so ist die Einstellung aus der Tabelle 3-11 auszuwählen. Tabelle 3-11 Vollständiger ID-Code für die Datenlänge ID12 ID11 ID10 Datenlänge FW-Version 0 Worte 1 Wort 2 Worte 3 Worte 4 Worte 5 Worte 3-21 5884_de_05 PHOENIX CONTACT... - Seite 62 SUPI 3 OPC/SUPI 3 LS befindet und welche Datenlänge der Slave-Teilnehmer hat. Die Eintragung des ID-Codes (Bit 7..0) erfolgt über den Mikroprozessor an die relative Adresse 12. Alle Einstellungen im ID-Code-Register und im SET-Register werden direkt in den Read-Registern abgebildet und sind somit für den Anwender rücklesbar. 3-22 PHOENIX CONTACT 5884_de_05...
-
Seite 63: Optische Datenregister
Bus-Stiches (READ-Register 9) Optisches Medium: Polymerfaser (Längenauflösung: 12 m) Glasfaser (Längenauflösung: 200 m) Freigabestatus: Optische Initialisierung hat kein geregeltes Gerät erkannt oder die Schnittstelle ist nicht belegt. Optische Initialisierung hat ein geregeltes Gerät erkannt. 3-23 5884_de_05 PHOENIX CONTACT... -
Seite 64: Optische Statusregister
11 Bild 3-17 Ankommende Schnittstelle (READ-Register 10) Freigabestatus: Optische Initialisierung hat kein geregeltes Gerät erkannt oder die Schnittstelle ist nicht belegt. Optische Initialisierung hat ein geregeltes Gerät erkannt. Bild 3-18 Abgehende- und Stich-Schnittstelle (READ-Register 11) 3-24 PHOENIX CONTACT 5884_de_05... -
Seite 65: Synchronisation Der Applikation
„low“ sperrt den entsprechenden Interrupt. Der Default-Status des Inter- rupt-Enable-Registers ist „00 “. Relative Write-Adresse 14 PCP-Send PCP-Receive INTERBUS-Reset/ Layer2-Timeout ID-Cycle Data-Cycle 0, reserviert Command Register 0, reserviert 5884D021 Bild 3-19 Belegung des Interrupt-Enable-Registers 3-25 5884_de_05 PHOENIX CONTACT... -
Seite 66: Belegung Des Interrupt-Event-Registers
Interrupt ist für die Synchronisierung der CPU-Zugriffe auf den SUPI 3 OPC/SUPI 3 LS geeignet. ID-Cycle Dieser Interrupt signalisiert das Ende eines ID-Zyklus. Dieses Er- eignis sollte ausgewertet werden (IN-Daten schreiben), wenn im ersten Datenzyklus aktuelle IN-Daten übertragen werden sollen. 3-26 PHOENIX CONTACT 5884_de_05... - Seite 67 „high“ zu setzen. Tritt ein Interrupt-Ereignis auf, wird das entsprechende Bit im Inter- rupt-Event-Register gesetzt und der MFP3 (/IRQ) wechselt auf „low“. Der Mikroprozessor kann daraufhin durch Lesen des Interrupt-Event-Registers das genaue Interrupt-Ereignis feststellen. Durch den Lese-Zugriff wird das Interrupt-Event-Register gelöscht und der MFP3 (/IRQ) zurückgesetzt. 3-27 5884_de_05 PHOENIX CONTACT...
-
Seite 68: Timing Am Beispiel Des Data-Cycle-Interrupts
Es ist zu beachten, dass dieses die theoretisch ermittelte maximale Zugriffs- zeit ist. Da die Zugriffszeit unmittelbar von der INTERBUS-Zykluszeit abhängig ist, ergibt die typische maximale Zugriffszeit in realen Systemen einen Wert > 500 µs. 3-28 PHOENIX CONTACT 5884_de_05... -
Seite 69: Timing I/O-Access-Bit
Latch-Phase kann es zu inkonsistenten Daten kommen. Die Zeit ist un- abhängig von der Teilnehmer-Datenlänge und der INTERBUS-Konfiguration. Die Synchronisation über das Polling-Bit stellt hohe Anforderungen an die Leistungsfähigkeit des verwendeten Mikroprozessors. Bild 3-22 Timing I/O-Access-Bit 3-29 5884_de_05 PHOENIX CONTACT... -
Seite 70: Serielle Registererweiterung
Schnittstelle (ClkExR) asynchroner Vorgang. Der Takt ClkExR ist abhängig von der INTERBUS-Übertragungsgeschwindigkeit, mit der der SUPI 3 OPC/SUPI 3 LS betrieben wird. Bei 500 kBit/sec beträgt die Periodendauer 2 µs, bei 2 MBit/sec beträgt sie 0,5 µs. 3-30 PHOENIX CONTACT 5884_de_05... -
Seite 71: Timing Der Seriellen Registererweiterungs-Schnittstelle
- 50 ns (max.) /LaInD Pulslänge 4 * t LaOuD Pulslänge 4 * t /LaInD gültig nach negativer Flanke LaOuD 5 * t /ResReg (RC) Pluslänge 4 * t Test-Bedingung: ClkExR wird mit einem Fan-out von 4 belastet 3-31 5884_de_05 PHOENIX CONTACT... - Seite 72 Anordnung der drei Datenbytes bei der Übertragung über ToExR Die gesendeten Datenbytes 0..2 die über ToExR, werden mit dem LSB voraus in die Regis- ter geschoben. Im INTERBUS-Datenzyklus sind die Daten in der Reihenfolge 14 . 56 und 78 übertragen worden. 3-32 PHOENIX CONTACT 5884_de_05...
-
Seite 73: Detaildarstellung Der Bytes
Applikations-Schnittstelle Bild 3-25 Detaildarstellung der Bytes 3-33 5884_de_05 PHOENIX CONTACT... -
Seite 74: Diagnose
Versorgung o.k., Modulfunktion fehlerfrei, Bus aktiv Langsames Blinken (0,5 Hz) Versorgung o.k., Bus nicht aktiv Schnelles Blinken (2 Hz) Versorgung o.k., Peripheriefehler (/StatErr) Sehr schnelles Blinken (4 Hz) Versorgung o.k., Modul hat vor sich im Lokalbus eine Leitungsunterbrechung festgestellt 3-34 PHOENIX CONTACT 5884_de_05... -
Seite 75: Realisierungsmöglichkeit Der Vollständigen Diagnose
Die TR-LED ist beim Senden und Empfangen von PCP-PDUs deutlich sicht- bar einzuschalten, d. h. beim Auftreten des Send- oder Receive-Interrupts. Wird ein ande- res Ereignis gemeldet und ist dabei keine von diesen Quellen gesetzt, muss die LED wieder ausgeschaltet werden; spätestens jedoch nach 1 Sekunde. 3-35 5884_de_05 PHOENIX CONTACT... -
Seite 76: Modulfehler Eingang/Ausgang
Busmaster der Generation 4 die Meldung „Peripherie Error Indication 0BB1 “. /ModAck Der Ausgang /ModAck kann als Quittungsausgang auf einen gesetzten Modulfehler genutzt werden. Die Quittierung erfolgt im Busmaster durch ein entsprechendes Kommando („Quit Peripheral Error“; 0714 3-36 PHOENIX CONTACT 5884_de_05... -
Seite 77: A Technischer Anhang
– DOmax output voltage low – DOmax minimum output current – DOmax Driver-Outputs B8 output voltage high – DOmax output voltage low – DOmax minimum output current – DOmax Open Drain-Outputs OD8 output voltage low – DOmax 5884_de_05 PHOENIX CONTACT... -
Seite 78: Id-Code Spezifikation (Auszug)
Profilkonforme Analoge Eingabemodule PROFIL AI Profilkonforme Analoge Ein- und Ausgabemodule PROFIL AIO ENCOM mit Eingangsdaten ENCOM ENCOM mit Ein- und Ausgangsdaten ENCOM Fernbus-Teilnehmer mit Parameterkanal Module mit Parameterkanal (2 PCP-Worte) *) Parameter-Kanal Module mit Parameterkanal (4 PCP-Worte) *) Parameter-Kanal PHOENIX CONTACT 5884_de_05... - Seite 79 Analoge Eingabemodule mit Konfigurationsausgängen **) Analoge Ein- und Ausgabemodule Analoge Ein- und Ausgabemodule mit Meldeeingängen und Konfigura- tionsausgängen **) Analoge Loop Ausgabemodule IBS Loop AO Analoge Loop Ausgabemodule mit Meldeeingängen **) IBS Loop AIO Analoge Loop Eingabemodule IBS Loop AI 5884_de_05 PHOENIX CONTACT...
- Seite 80 "µP_Not_Ready" (mit Registerverriegelung), Lokalbus *) Sonder "µP_Not_Ready" (für Reinitialisierung), Lokalbus *) Sonder "µP_Not_Ready" (für Reinitialisierung), Loop *) Sonder *) Dieser ID-Code wird erst mit INTERBUS-Mastern ab Firmware 4.0 unterstützt. **) Dieser ID-Code wird erst mit Anschaltbaugruppen der Generation 4.5 unterstützt. PHOENIX CONTACT 5884_de_05...
-
Seite 81: A 2 Allgemeine Verarbeitungshinweise
Diese Richtlinien geben nicht notwendigerweise die Extrembedingungen an, die aus Sicherheitsgründen für die genannten oberflächenmontierten Bauelemente (IBS SUPI 3 OPC und IBS SUPI 3 LS) angewendet werden. In vielen Fällen können die Gehäuse höheren Temperaturen standhalten als die Standardplatinen. Diese Richtlinien sind dafür gedacht, Lötvoraussetzungen zu schaffen, die einen hochqualitativen Aufbau... -
Seite 82: A 3 Längen-Code Spezifikation
2 Bit 4.40 6 Worte 7 Worte reserviert 26 Worte 16 Worte 24 Worte 32 Worte 10 Worte 12 Worte 14 Worte reserviert Die Datenlänge wird ab der angegebenen Version der Firmware durch den INTERBUS-Master unterstützt. PHOENIX CONTACT 5884_de_05... - Seite 83 Registern. Die mittels C0-C3 einzustellende physikalische Datenlänge des SUPIs und der evtl. genutzten externen Register muss mit der mittels ID8-ID12 einzustellenden logischen Datenlänge passen, auch wenn nachträglich softwa- re-mäßig eine Umkonfigurierung erfolgt (siehe Kapitel „SET-Register“ auf Seite 3-20). 5884_de_05 PHOENIX CONTACT...
- Seite 84 IBS SUPI 3 OPC PHOENIX CONTACT 5884_de_05...
-
Seite 85: Schaltungsbeispiele
Bauteile aus der Richtlinie "Konformitätstest und Zertifizierung V2.0" des INTERBUS-Clubs verwendet. Die Schaltpläne wurden mit größtmöglicher Sorgfalt erstellt. Phoenix Contact übernimmt für die Schaltpläne keine Gewähr. Der früher im Applikationsschaltplan "Application optical fibre remote bus" (siehe nächste Seite) dargestellte Kondensator (1 nF, Keramik) entfällt wegen des erfolgten Redesigns... - Seite 90 IBS SUPI 3 OPC PHOENIX CONTACT 5884_de_05...
-
Seite 91: Abbildungsverzeichnis
Timing für den seriellen Output-Mode ..........3-5 Bild 3-3: Timing für den seriellen Input/Output-Mode ........3-6 Bild 3-4: Timing der synchronen seriellen Schnittstelle (Motorola) ....3-8 Bild 3-5: Timing der synchronen seriellen Schnittstelle (Intel) ......3-9 Bild 3-6: Inhalt des Initialisierungs-Bytes ............3-10 5884_de_05 PHOENIX CONTACT... - Seite 92 Timing der seriellen Registererweiterungs-Schnittstelle ....3-31 Bild 3-24: Anordnung der drei Datenbytes bei der Übertragung über ToExR ............3-32 Bild 3-25: Detaildarstellung der Bytes .............. 3-33 Bild 3-26: Realisierungsmöglichkeit der vollständigen Diagnose ..... 3-35 Bild 3-27: Anschluss der U -LED ..............3-36 PHOENIX CONTACT 5884_de_05...
- Seite 93 Funktion der MFP-Schnittstelle beim SPI-Slave-Mode ....... 3-8 Tabelle 3-6: Funktion der MFP-Schnittstelle bei Anschluss eines Intel-Mikroprozessors ..........3-8 Tabelle 3-7: Zeiten der synchronen seriellen Schnittstelle (Intel und Motorola)....... 3-9 Tabelle 3-8: Mode-Bit des Initialisierungs-Bytes........... 3-11 Tabelle 3-9: Bedeutung S/R-Signals ..............3-13 5884_de_05 PHOENIX CONTACT...
- Seite 94 Tabelle 3-19: Vollständige Diagnose-Anzeige............3-35 Anhang A Tabelle A-1: Empfohlene Arbeitsbedingungen ............A-1 Tabelle A-2: Elektrische I/O-Daten................. A-1 Tabelle A-3: Auszug aus der ID-Code Spezifikation ..........A-2 Tabelle A-4: Lagerung ................... A-5 Tabelle A-5: ID-Codes Datenlänge ................ A-6 PHOENIX CONTACT 5884_de_05...