Inhaltsverzeichnis
Werbung
MicroPC
5.11. PIF-Bus
5.11.1. Überblick
Der PIF-Bus ist ein einfacher 8-Bit-Erweiterungsbus zum Anschluß von Peripherie-Karten an den
MicroPC und andere CPU-Module. Die Bus-Architektur ist an die Schnittstellen diverser LCDs
angelehnt (deren Stecker-Belegung jedoch nicht einheitlich ist). So lassen sich LCDs mit dem
Controller Toshiba T6963C sogar direkt am PIF-Bus betreiben.
Der Adressraum besteht aus 64 I/O-Adressen. Es werden jedoch nicht 6 Adressleitungen verwendet,
sondern 4 Chip-Select-Leitungen und 4 Adressleitungen. Von den Chip-Select-Leitungen ist stets nur
eine einzige aktiv (1 aus 4 Code). Jedem Chip-Select sind somit 16 I/O-Adressen zugeordnet. Durch
dieses Prinzip vereinfacht sich die Adressdekodierung.
In vielen Fällen wird man sogar ganz ohne Adressdekodierung auskommen. So kann man etwa den
bekannten PIO-Baustein 82C55 direkt am PIF-Bus betreiben, indem man die Signale -CS0, -RD,
-WR, PA0, PA1, die Datenleitungen sowie die Betriebsspannung verwendet. Hierbei würden von den
16 Adressen, die zu Chip-Select 0 (-CS0) gehören, effektiv nur vier verwendet werden, obwohl alle 16
belegt sind. Diese "Verschwendung" von Adressen ist in vielen Systemen, die nur wenig Peripherie
benötigen, kein Problem und vereinfacht das Design.
Wesentlich sind die low-aktiven Read- (-RD) und die Write-Leitungen (-WR), von denen bei jedem
PIF-Bus-Zugriff genau eine aktiv ist, je nachdem, ob es sich dabei um einen Lese- oder einen
Schreibzyklus handelt. Die Daten werden jeweils auf der steigenden Flanke, also gegen Ende des
Bus-Zyklus, übernommen.
5.11.2. Hardware-Design für den PIF-Bus
Die folgenden Punkte müssen beachtet werden, wenn man Hardware für den Anschluß an den PIF-
Bus entwirft.
1. Der Zugriff auf PIF-Peripherie erfolgt durch I/O-Befehle. "Memory-Mapped" Zugriffe sind nicht
möglich.
2. Die vier Adressleitungen des PIF-Bus entsprechen den untersten vier Adressleitungen des CPU-
Busses. Sie können daher jeden Offsetwert von 0 bis 0Fh annehmen.
3. Genau eine Chip-Select Leitung ist bei einem gültigen PIF-Bus Zugriff aktiv (low).
4. Die vier Chip-Select Leitungen werden aus den Adressleitungen A4 und A5 des CPU-Busses
dekodiert. Sie entsprechen daher Offset-Werten von 0h, 10h, 20h und 30h.
5. Die Basis-Adresse des PIF-Bus wird zu den genannten Offset-Werten addiert. Beim MicroPC ist
sie 300h. Sie kann bei anderen CPU-Karten anders liegen.
6. Genau eines der Signale -RD und -WR ist während eines gültigen PIF-Bus Zugriffs aktiv (low).
Die Peripherie muß diese Signale wie auch die Chip-Select-Signale auswerten, andernfalls
können fehlerhafte Bus-Zyklen stattfinden.
7. Die Daten werden sowohl beim Lesen als auch beim Schreiben mit der steigenden Flanke des
-RD bzw. -WR Signals übernommen.
8. Die Dauer eines PIF-Bus Zyklus kann im PIF-Bus-Konfigurations-Register auf 1µs oder 320ns
(bei 25 MHz CPU-Takt) eingestellt werden. Eine Veränderung des CPU-Taktes bewirkt eine
entsprechende Veränderung dieser Werte.
9. Ready-Signal: Dieses Signal wird von der Peripherie-Hardware erzeugt, um PIF-Bus Zyklen zu
verlängern. Adressen, Chip-Select und -RD oder -WR bleiben so lange gültig, bis die Peripherie
das Ready-Signal wieder freigibt (auf high schaltet). Das Signal besitzt auf der CPU-Karte einen
Pull-Up-Widerstand. Die Peripherie muß Open-Collector (Open-Drain) Ausgänge verwenden,
wenn mehr als eine Peripherie-Einheit das Ready-Signal verwendet.
5.11.3. PIF-Bus: Mechanik
Die PIF-Bus Signale liegen bei der MicroPC-Base Platine auf einer 50poligen, zweireihigen Stiftleiste
im 2,54mm Raster. Die Pin-Belegung der ersten 26 Pins ist kompatibel zu der bei diversen CPU-
Karten von taskit verwendeten 26-poligen Wannenstiftleiste. Dadurch können übliche Flachbandkabel
mit Pfostenverbindern in Schneidklemmtechnik eingesetzt werden. Bei der Verwendung von
- 23 -
Hardware
Werbung
Inhaltsverzeichnis
