Inhaltsverzeichnis
Werbung
386EX-LCD-PANEL-PC
5. PIF-Bus
5.1. Überblick
Der PIF-Bus ist ein einfacher 8-Bit Erweiterungsbus zum Anschluß von Peripherie-Karten an den
Panel-PC. Die Bus-Architektur ist an die Schnittstellen diverser LCDs angelehnt (deren Stecker-
Belegung jedoch nie einheitlich ist). So lassen sich LCDs mit dem Controller Toshiba T6963C sogar
direkt am PIF-Bus betreiben.
Der Adreßraum besteht aus 64 I/O-Adressen. Es werden jedoch nicht 6 Adreßleitungen verwendet,
sondern 4 Chip-Select-Leitungen und 4 Adreßleitungen. Von den Chip-Select-Leitungen ist stets nur
eine einzige aktiv (1 aus 4 Code). Jedem Chip-Select sind somit 16 I/O-Adressen zugeordnet. Durch
dieses Prinzip vereinfacht sich die Adreßdekodierung.
In vielen Fällen wird man sogar ganz ohne Areßdekodierung auskommen. So kann man etwa den
bekannten PIO-Baustein 82C55 direkt am PIF-Bus betreiben, indem man die Signale /CS0, /RD, /WR,
A0, A1, die Datenleitungen sowie die Betriebsspannung verwendet. Hierbei würden von den 16
Adressen, die zu Chip-Select 0 (/CS0) gehören, effektiv nur vier verwendet werden, obwohl alle 16
belegt sind. Diese "Verschwendung" von Adressen ist in vielen Systemen, die nur wenig Perpherie
benötigen, kein Problem und vereinfacht das Design.
Wesentlich sind die low-aktiven Read- (/RD) und die Write-Leitungen (/WR), von denen bei jedem
PIF-Bus-Zugriff genau eine aktiv ist, je nachdem, ob es sich dabei um einen Lese- oder einen
Schreibzyklus handelt. Die Daten werden jeweils auf der steigenden Flanke, also gegen Ende des
Bus-Zyklus, übernommen.
5.2. Hardware-Design für den PIF-Bus
Die folgenden Punkte müssen beachtet werden, wenn man Hardware für den Anschluß an den PIF-
Bus entwirft.
1. Der Zugriff auf PIF-Peripherie erfolgt durch I/O-Befehle. "Memory-Mapped" Zugriffe sind nicht
möglich.
2. Die vier Adreßleitungen des PIF-Bus entsprechen den untersten vier Adreßleitungen des CPU-
Busses. Sie können daher jeden Offsetwert von 0 bis 0Fh annehmen.
3. Genau eine Chip-Select Leitung ist bei einem gültigen PIF-Bus Zugriff aktiv (low).
4. Die vier Chip-Select Leitungen werden aus den Adreßleitungen A4 und A5 des CPU-Busses
dekodiert. Sie entsprechen daher Offset-Werten von 0h, 10h, 20h und 30h.
5. Die Basis-Adresse des PIF-Bus wird zu den genannten Offset-Werten addiert. Beim Panel-PC ist
sie 300h. Sie kann bei anderen CPU-Karten anders liegen.
6. Genau eines der Signale /RD und /WR ist während eines gültigen PIF-Bus Zugriffs aktiv (low). Die
Peripherie muß diese Signale wie auch die Chip-Select-Signale auswerten, andernfalls können
fehlerhafte Bus-Zyklen stattfinden.
7. Die Daten werden sowohl beim Lesen als auch beim Schreiben mit der steigenden Flanke des
/RD bzw. /WR Signals übernommen. Die Adreß-, Daten- und Chip-Select Leitungen werden nur
wenige Nano-Sekunden nach der steigenden Flanke von /RD oder /WR ungültig (keine Halte-
Zeiten größer als 0 werden garantiert). Die fallenden Flanken von /RD und /WR kommen kurz
nachdem Daten, Adressen und Chip-Selects gültig sind.
8. Ready-Signal: Dieses Signal wird von der Peripherie-Hardware erzeugt, um PIF-Bus Zyklen zu
verlängern. Daten, Adressen und Chip-Select bleiben so lange gültig, bis die Peripherie das
Ready-Signal wieder freigibt (auf high schaltet).
- 17 -
PIF-Bus
Werbung
Inhaltsverzeichnis
