Adressieren und Montieren
3.1
Adressbelegungen in der F-CPU
Adressbelegung
Die fehlersicheren Module belegen die folgenden Adressbereiche in der F-CPU:
● für S7 Distributed Safety: im Bereich des Prozessabbildes
● für S7 F/FH Systems: im Bereich des Prozessabbildes
Tabelle 3- 1 Adressbelegung in der F-CPU
F-Modul
8 F-DI Ex NAMUR
4 F-DO Ex 17,4V/40mA
4 F-AI Ex HART
x = Modulanfangsadresse
Adressbelegung durch Nutzdaten
Von den belegten Adressen der fehlersicheren Module belegen die Nutzdaten die folgenden
Adressen in der F-CPU:
Tabelle 3- 2 Adressbelegung durch Nutzdaten
Byte in der
F-CPU
8 F-DI Ex NAMUR (Eingänge):
4 F-DO Ex 17,4V/40mA (Ausgänge):
4 F-AI Ex HART (Eingänge):
x = Modulanfangsadresse
Dezentrales Peripheriegerät ET 200iSP - Fehlersichere Module
Betriebsanleitung, 12/2010, A5E02714431-01
7
x + 0
Kanal 7
x + 0
—
x + 0, x + 1
x + 2, x + 3
x + 4, x + 5
x + 6, x + 7
im Eingangsbereich
x + 0 bis x + 5
x + 0 bis x + 4
x + 0 bis x + 11
Belegte Bits in der F-CPU pro F-Modul:
6
5
Kanal 6
Kanal 5
Kanal 4
—
—
—
Belegte Bytes in der F-CPU:
im Ausgangsbereich
4
3
2
Kanal 3
Kanal 2
Kanal 3
Kanal 2
Kanal 0
Kanal 1
Kanal 2
Kanal 3
3
x + 0 bis x + 3
x + 0 bis x + 4
x + 0 bis x + 3
1
0
Kanal 1
Kanal 0
Kanal 1
Kanal 0
27