Hitachi RELION REB500 Technisches Handbuch Seite 85

1MRK 505 406-UEN Rev. D
Tabelle 60:
Signal
MESS ÜR2
BIT_UNBL
HFEMPF
BIT_TBE
DELAY2
M_EIG
EXTBLK_HF
MESS_RÜCKW
UWEAK_L1
UWEAK_L2
UWEAK_L3
P_WEAK
TBA_POTT
AUSLÖS_POTT
UWEAK_POTT
UWEAK_L1_POTT
UWEAK_L2_POTT
UWEAK_L3_POTT
Übergreifendes Blockierverfahren (BLOCK ÜR)
Die BLOCK-ÜR-Logik unterteilt sich in eine Empfangslogik (BLOC_REC) und eine Sendelogik
(BLOC_SEND).
Die Ausgangssignale von der Empfangslogik (BLOC_REC) werden an die Auslöselogik übertragen
und berücksichtigen dabei eine Blockierung beim Einschwingen aufgrund einer
Energierichtungsumkehr (TRANSBL). Die Ausgangssignale von der Übertragungslogik werden an
die gemeinsame Übertragungslogik für PUTT-, POTT- und BLOCK ÜR-Verfahren übertragen.
Auslöse- und Übertragungskriterien können der folgenden Tabelle entnommen werden.
Abzweigschutzfunktionen REB500
Technisches Handbuch
POTT_EMPF-Signale
In
X
X
X
X
X
X
X
X
X
X
X
X
© 2019 - 2022 Hitachi Energy. Alle Rechte vorbehalten
Out Ursprung
Binärausgang: Meas Oreach
Internes logisches Signal (UN-
BLOCK)
Binäreingang Com Rec
Internes logisches TRANSBL-Sig-
nal
Binärausgang: Verzögerung 2
Internes logisches Signal (AUS2)
Binäreingang Com Rec
Binärausgang: Meas Bward
UL1 < Umin
UL2 < Umin
UL3 < Umin
Einstellung: Schwach
Ein = 1; Aus = 0
X
X
X
X
X
X
Abschnitt 5
Abzweigschutzfunktionen
Senke
Internes logisches
TRANSBL-Signal
Internes Signal zur Auslö-
selogik (AUS2), wobei es
mit allen Auslösebedingun-
gen zur Erzeugung der Bi-
närsignale Aus L1, Aus L2
usw. verglichen wird.
Internes Signal zur Auslö-
selogik (AUS1)
Internes Signal zur Auslö-
selogik (AUS1)
Internes Signal zur Auslö-
selogik (AUS1)
Internes Signal zur Auslö-
selogik (AUS1)
GUID-26BC59BE-2C94-4675-A3EA-E6724D37FEAC v1
79