Inhaltsverzeichnis
Werbung
digiCLIP DF31 DN
Klasse
105
3
2
RO
105
3
1
RO
105
1
2
RW
105
1
3
RW
1)
Werden mehrere Bits gleichzeitig gesetzt, wird diese Reihenfolge eingehalten: Nullstellen, Tarieren, Spit-
zenwertspeicher bearbeiten. Werden mehrere Bits zur Steuerung der Spitzenwertspeicher gesetzt, gilt
diese Priorität (erst genannte mit höchster Priorität): dauernd löschen, einmalig löschen, halten. Die Aktio-
nen zu Bit 0, Bit 1, Bit 4 und Bit 5 werden genau dann ausgeführt, wenn die Eingangsspannung vom Ru-
hepegel in den aktiven Pegel wechselt. Die Aktionen zu Bit 2, Bit 3, Bit 6 und Bit 7 werden solange aus-
geführt, wie die Eingangsspannung dem aktiven Pegel entspricht.
Der Ruhepegel bzw. aktive Pegel wird mit Objekt 105/2/1 definiert. Die Reaktion erfolgt spätestens mit
dem übernächsten Messwert. Die Latenzzeit des elektronischen Digitaleingangs ist dem aktuellen Daten-
blatt zu entnehmen.
2)
Kurzschluss des Digitalausgangs wird nichrt erkannt.
3)
Es können mehrere Bit gleichzeitig gesetzt werden. Dann werden die logischen Zustände "oder−ver-
knüpft" an den digitalen Ausgang gelegt. Die Schaltzustände der Bit 0 bis 6 werden mit jedem Messwert
aktualisiert. Der Zustand von Bit 7 signalisiert allgemeine Fehler, die zu ungültigen Messwerten führen,
wie Aufnehmer−, Skalier− oder TEDS−Fehler. Hierfür ist eine Reaktionszeit größer 400 ms anzunehmen.
Die Latenzzeit des elektronischen Digitaleingangs ist dem aktuellen Datenblatt zu entnehmen.
A3155−1.0 de
Parameter
u8 Bit 0: Zustand
Eingang
Bit 4: Zustand
Ausgang 1
Bit 5: Zustand
Ausgang 2
u8 Bit 0: Status
Eingang
Bit 4: Status
Ausgang 1
Bit 5: Status
Ausgang 2
u8
Signalquelle des digitalen Ausgangs 1:
Bit 0: Grenzwertschalter 1
Bit 1: Grenzwertschalter 2
Bit 2: Grenzwertschalter 3
Bit 3: Grenzwertschalter 4
Bit 4: positive Bereichsüberschreitung
Bit 5: begative Bereichsüberschreitung
Bit 6: Übersteuerung des Eingangsverstärkers
Bit 7: allgemeiner Fehler mit ungültigem Messwert
u8
Signalquelle des digitalen Ausgangs 2:
Bit-Zuordnung wie für digitalen Ausgang 1
Beschreibung
Logischer Zustand des digitalen Ein-
gangs und der digitalen Ausgänge un-
ter Berücksichtigung der Polarität: Bit
gesetzt, wenn Aktion aktiv
Elektrischer Status des digitalen Ein-
gangs und der digitalen
Ausgänge
Bit nicht gesetzt,
wenn 24 V
65
−
−
2)
:
3)
A
A
HBM
Werbung
Inhaltsverzeichnis
