Inhaltsverzeichnis
Werbung
T4000 Bedienerhandbuch
4.6 MOSFETs
VORSICHT: Beachten Sie Antistatikvorkehrungen bei der Handhabung von
MOSFETs. Verwenden Sie den LOGIC Bereich zum Testen
(oder LOW für Leistungs-MOSFETs). Verwenden Sie nicht die
Bereiche MED oder HIGH.
MOSFETs sind Feldeffekttransistoren, deren Gate vom Kanal isoliert ist.
Gate-Drain und Gate-Source Tests zeigen normalerweise eine Leerlaufsignatur, jedoch
besitzen einige MOSFETs eine Schutzdiode zwischen Gate und Source . In diesen
Fällen zeigt die Signatur das Verhalten einer Zenerdiode (Abbildung 4-13).
Funktionstest von MOSFETs
Wie beim JFET wird das Source-Drain Leitverhalten durch die Gate-Source Spannung
bestimmt. MOSFETs sind in zwei Varianten - den Anreicherungstypen und den
Verarmungstypen- erhältlich, wobei das Leitverhalten durch Vorwärts/Revers-
Vorspannung des Gate-Source Überganges kontrolliert wird.
Folgen Sie dieser Prozedur für einen N-Kanal Anreicherungstyp. Der aussagekräftige
Teil der Signatur erscheint im rechten Quadranten des Bildschirms. Ignorieren Sie den
unteren linken Quadranten. Wenn nicht anders angegeben, gilt diese Prozedur auch für
P-Kanal FETs. Die Signaturen sind spiegelbildlich (der wichtige Teil der Signatur
erscheint im linken Quadranten):
1.
Verbinden Sie Drain mit Kanal A, Source mit COM und das Gate mit einem
der Pulsgeneratorausgänge.
2.
Wählen Sie den LOGIC-Bereich, LOW Frequenz, Pulsausgang DC, Polarität
(Siehe untenstehende Anmerkung). Stellen Sie den Pegel auf 0.
Um die erforderliche Polarität für die Gate-Ansteuerung zu bestimmen, beachten Sie,
daß das Gate für Anreicherungstypen in Vorwärtsrichtung vorgespannt und für
Verarmungstypen in Sperrichtung vorgespannt ist. N-Kanal Anreicherungstypen und P-
Kanal Verarmungstypen erfordern eine positive Gatespannung, N-Kanal
Verarmungstypen und P-Kanal Anreicherungstypen erfordern eine negative
Gatespannung.
3.
Wenn LEVEL auf 0 gestellt ist, zeigt die Drain-Source Signatur eine horizontale
Linie für Sperrverhalten. Wird LEVEL erhöht (erhöhen der Vorwärts-Vorspannung des
Gate-Source Überganges), wird die Leitfähigkeit des Kanals erhöht und eine Signatur wie
in Abbildung 4-19 gezeigt. Wird LEVEL weiter erhöht, erhöht sich die Leitfähigkeit, bis zur
Signatur eines kleinen Widerstandes (fast vertikale Linie).
4-16
Werbung
Inhaltsverzeichnis
