Siemens SINUMERIK 840C Projektierungsanleitung Seite 317

03.95
Bedeutung der Anzeigeelemente:
rote LED leuchtet:
• Die 24-V-Logikversorgungsspannung ist unter den Wert von ca. 15 V abgesunken.
• Übertragungsfehler
gelbe LED leuchtet:
• Die 5-V-Versorgungsspannung, die aus der 24-V-Logikversorgungsspannung generiert
wird, ist innerhalb des Toleranzbereiches (4,75 V ... 5,25 V).
grüne LED leuchtet:
• Statusanzeige für den logischen Ein-Zustand der Ein-/Ausgänge
Schnittstellen:
Folgende Klemmen sind intern miteinander gebrückt:
• alle PE-Klemmen
• alle M1-, M2-, M-Klemmen
• alle anderen Brücken sind eingezeichnet
Die MPC-Schnittstelle ist gegenüber den Spannungsversorgungen potentialgetrennt.
Ausgangsbyte n
PE M PE M PE M PE M PE M PE M PE M
.0 P .1 P .2 P .3 P .4 P
P 1,5
Last
P2 .0 P .1 P .2 P .3 P .4
P1 PE M PE M PE M PE M PE M
Eingangsbyte n
24-V -Verteilung
Last
für Eingänge 1,5 (max. 1,5A)
Anschluß der Stromversorgungen:
• Logikstromversorgung, 24 V DC
Auf P3 (P4) und M3 (M4) wird die 24-V/0-V-Logikstromversorgung angeschlossen.
• Laststromversorgung, 24 V DC
Das Potential 0 V für die Laststromversorgung der Ein-/Ausgänge muß an M1 (M2) ange-
schlossen werden. Durch die internen Brücken des DMP-Terminalblocks liegt dieses Po-
tential dann an allen M-Klemmen an. Für beide Eingangsbytes braucht man nur einmal die
+24 V (Laststromversorgung) an P1 (P2) anzuschließen. Durch interne Brücken auf dem
DMP-Modul haben dann alle P-Klemmen der Eingangsbytes das Potential +24 V.
Die P-Klemmen der Ausgangsbytes sind durch Brücken im DMP-Modul in Zweiergruppen
zusammengefaßt. Es muß also nur noch an jede 2. Klemme +24 V (Laststromversorgung)
angeschlossen werden.
© Siemens AG 1992 All Rights Reserved
SINUMERIK 840C (PJ)
0 V
Last
PE M P1
M1 M2
.5 P .6 P .7 P P2
P4 M4
P .5 P .6 P .7 P
PE M PE M PE M PE P3 M3
24-V-DC-Logikstrom-
versorgung 2 x 1,5
6FC5197- AA10
4 Dezentrale Maschinenperipherie (DMP)
4.4.2 DMP-Modul 16 I/16 O
24-V-Lastversorgung für
Ausgänge n und n+1
2,5
Ausgangsbyte n+1
PE M PE M PE M PE M PE M PE M PE M
.0 P .1 P .2 P .3 P .4 P .5
P2 .0 P .1 P .2 P .3 P .4 P
P1 PE M PE M PE M PE M PE M
Eingangsbyte n+1
interne Brücken
PE M P1
P .6 P .7 P P2
.5 P .6 P .7 P
PE M PE M PE M
4–9