VIPA CP 342S-IBS Handbuch Seite 51

Handbuch VIPA System 300S SPEED7
Configurations-
Register
Master > CPU
(LADDR+28)
Status-Sysfail-
Register
Master > CPU
(LADDR+32)
HB140D - CP - RD_342-1IA70 - Rev. 09/46
In diesem Register wird angezeigt, ob der IBS-Master einen gespeicherten
oder von der Bedienoberfläche (IBS SWT CMD G4 von Phoenix Contact)
ausgeführten Parametrierungsvorgang abgeschlossen hat.
15 14 13 12 11
res. res. res. res. res.
Bit 1 : DPM-Node-Par-Ready 1
1 IBS-Master ist parametriert.
0 IBS-Master ist nicht parametriert.
Falls im Parametrierungsspeicher des IBS-Master eine Parametrierung
gespeichert wurde, beginnt der IBS-Master unmittelbar nach Erreichung des
Zustandes READY mit der Abarbeitung der im Parametrierungsspeicher
hinterlegten Kommandos. Das Bit 1 wird vom IBS-Master gesetzt,
nachdem alle Kommandos aus dem Parametrierungsspeicher bearbeitet
worden sind.
In diesem Register wird eine eventuelle Funktionsstörung der CPU an-
gezeigt.
15 14 13 12 11
res. res. res. x res.
Bit 12 : 1 Funktionsstörung der CPU.
0 keine Funktionsstörung der CPU.
Dieses Bit setzt der IBS-Master, wenn durch den Interrupt IRQHOSTL eine
Funktionsstörung der CPU gemeldet wird. In diesem Fall werden alle
Ausgänge der Interbus-Teilnehmer auf "0" gesetzt. Zusätzlich leuchtet die
Diagnose-LED "HF".
10 9 8 7 6
res. res. res. res. res.
10 9 8 7 6
res. res. res. res. res.
Teil 4 Einsatz
5 4 3 2 1
res. res. res. res. x
5 4 3 2 1
res. res. res. res. res.
0
res.
0
res.
4-13